
POR	芯片内部上电复位（Power-On-Reset）模块。
wdg_rst_req	WatchDog复位请求。
sec_rst_req	安全系统复位请求
sys_rst_req	全局软复位请求信号，源自系统控制器。
xx_rst_req	子模块单独软复位请求信号，源自CRG控制寄存器。
xx_rst_n、sys_rst_n、npor	复位信号。

复位信号分类如表3-1所示。

复位信号分类表

复位信号类型	产生方式	用途
全局硬复位 npor	外部复位和内部上电复位POR模块	对SOC系统进行全局复位。
全局软复位sys_rst_n	软件配置系统控制器的全局软复位寄存器	复位SOC系统中的所有模块，除了时钟复位电路，测试电路和部分不会被软复位的寄存器。
子模块复位xx_rst_n	软件配置CRG控制寄存器的子模块复位控制寄存器	SOC系统各子模块的单独复位。

复位配置

上电复位

完成上电复位过程必须同时满足以下条件：

内部POR模块产生一个低电平脉冲；且低电平维持时间大于12个XIN晶振时钟周期。
晶振时钟输入管脚XIN输入的时钟稳定。

系统复位

实现系统复位有以下途径：

上电复位。
外部复位。
WatchDog复位。
安全系统复位。
全局软复位，通过系统控制器控制。

模块软复位

软复位控制通过配置相应的CRG控制器来实现，具体配置请参见每个模块的复位寄存器描述。

须知

系统软复位请求发出后，整芯片必须等待至少约35ms才完成复位撤消。在这35ms内不能再发系统软复位请求，否则系统状态混乱，可能无法完成复位操作。
各模块单独软复位不会自动撤消，例如某模块的复位是配置1时，模块处于复位状态，必须再配置为0，该模块复位才会撤消。

时钟

概述

时钟管理模块对芯片时钟输入、时钟生成和控制进行统一的管理，包括：

时钟输入的管理和控制
时钟分频和控制
生成各模块的工作时钟

功能框图

时钟管理模块功能框图如图3-2所示。

时钟管理模块功能框图

注：图中XIN为PLL输入时钟，固定连接24MHz晶体。

时钟资源分布

时钟管理模块对源自芯片管脚的输入时钟和内部PLL进行配置、控制和管理，产生各模块所需的时钟资源，具体分布示意如图3-3所示。

时钟资源分布框图

主要模块可选时钟列表，如表3-2所示。（具体配置请参考各模块的时钟选择寄存器描述）

主要模块可选时钟列表

模块	默认频点	所有频点	备注
A55	24MHz	24MHz	-
1188MHz
APLL_POSTDIV
A55_FCM	24MHz	24MHz	-
896MHz
DDR	24MHz	24MHz	-
672MHz
750MHz
DPLL_POSTDIV
HPAXI	24MHz	24MHz	PCIE、USB3和GZIP的总线接口频点
396MHz
475MHz
DDR AXI	24MHz	24MHz	高性能媒体模块的总线接口频点
500MHz
672MHz
750MHz
CFG APB	24MHz	24MHz	-
99MHz
DATA AXI	24MHz	24MHz	SEC(安全)、FMC、EMMC、SDIO、GMAC、DMAC的总线接口频点
198MHz
297MHz
396MHz
MIPI RX CTRL0/1/2/3/4	100MHz	100MHz	MIPI RX CTRL 0/1/2/3/4独立可选
150MHz
200MHz
250MHz
300MHz
396MHz
475MHz
600MHz
VICAP PPC	150MHz	150MHz	Pixel Process Clock
300MHz
396MHz
475MHz
600MHz
ISP0/1/2/3	150MHz	150MHz	-
300MHz
396MHz
475MHz
600MHz
VIPROC	150MHz	150MHz	-
300MHz
396MHz
475MHz
600MHz
150MHz	ISP0	在线
VPSS	150MHz	150MHz	-
300MHz
396MHz
475MHz
600MHz
150MHz	VIPROC	在线
AIAO	1188MHz	1188MHz	实际工作频率为此时钟的分频
786.432MHz
FMC	24MHz	24MHz	-
99MHz
148.5MHz
198MHz
250MHz
297MHz
396MHz
SDIO0/1	1600KHz	1600KHz	-
99MHz
198MHz
396MHz
594MHz
750MHz
786MHz
eMMC	1600KHz	1600KHz	-
99MHz
198MHz
396MHz
594MHz
750MHz
786MHz
VDP DHD0	594MHz	HPLL_POSTDIV	通道源时钟，专用PLL
VDP DHD1	148.5MHz	148.5MHz	通道源时钟
134MHz
108MHz
74.25MHz
64MHz
54MHz
37.125MHz
13.5MHz
RGB分频器时钟
sensor0/1/2/3	74.25MHz	74.25MHz	SOC系统输出给sensor的参考时钟
72MHz
54MHz
50MHz
24MHz
37MHz
36MHz
27MHz
25MHz
12MHz

PLL配置

芯片内部使用了3个可配置的PLL，每个PLL使用两组配置寄存器，对应关系如表3-3所示。

PLL对应的配置寄存器

PLL	配置寄存器0	配置寄存器1
APLL	PERI_CRG_PLL0	PERI_CRG_PLL1
DPLL	PERI_CRG_PLL96	PERI_CRG_PLL97
HPLL	PERI_CRG_PLL224	PERI_CRG_PLL225

PLL均采用管脚XIN输入的晶振时钟作为输入时钟，PLL输出频率配置方法如表3-4所示。

PLL频率计算方法

PLL Pin	计算方法描述	注意事项
FREF	PLL输入参考时钟	芯片要求固定输入24MHz
FOUTVCO	FREF x ( fbdiv + frac/ 224) / refdiv	PLL工作频率，要求大于等于800MHz，且小于等于3.2GHz
FOUTVCO2X	FOUTVCO * 2	-
FOUTPOSTDIV	FOUTVCO / (pstdiv1 x pstdiv2)	pstdiv1 >= pstdiv2
FOUT1PH0	FOUTVCO / (pstdiv1 x pstdiv2 x 2)	-
FOUT2	FOUTVCO / (pstdiv1 x pstdiv2 x 4)	-
FOUT3	FOUTVCO / (pstdiv1 x pstdiv2 x 6)	-
FOUT4	FOUTVCO / (pstdiv1 x pstdiv2 x 8)	-
备注： Fbdiv：倍频系数的整数部分； frac：倍频系数的小数部分； refdiv：参考时钟分频系数； pstdiv1：第一级输出分频系数； pstdiv2：第二级输出分频系数。各PLL的配置系数请参见表3-3对应配置寄存器的相应Bit位。

注：考虑PLL抗噪能力和更小的时钟Jitter，推荐refdiv固定配置为1。

例如，需要配置APLL FOUTVCO输出1200MHz，FOUTPOSTDIV输出频率为FOUTVCO的一半，计算过程如下：

配置FOUTPOSTDIV输出频率为FOUTVCO的一半。根据FOUTPOSTDIV=FOUTVCO / (pstdiv1 x pstdiv2)，取postdiv2＝1，postdiv1＝2
配置FOUTVCO输出1200MHz，根据FREF x ( fbdiv + frac/224) / refdiv =1200MHz，其中FREF=24MHz，若取refdiv=1，计算出fbdiv=50，frac=0

注意事项

配置PLL需要按照以下步骤：

切换时钟，选择非PLL时钟，或者其他PLL时钟，或者关闭业务时钟门控。

PowerDown PLL。

更改PLL配置。

PowerUp PLL。

等待0.1ms后观测对应PLL寄存器的LOCK状态位。

如果PLLLOCK寄存器为LOCK状态，PLL配置完成，否则回到步骤2，直到PLLLOCK寄存器为LOCK状态。

----结束

CRG寄存器概览

CRG寄存器概览如表3-5所示。

CRG寄存器概览（基地址：0x0_1101_0000）

偏移地址	名称	描述	页码
0x0000	PERI_CRG_PLL0	APLL配置寄存器0	3-17
0x0004	PERI_CRG_PLL1	APLL配置寄存器1	3-18
0x0038	PERI_CRG_PLL14	APLL LOCK状态寄存器	3-19
0x0068	PERI_CRG26	APLL REE侧写权限控制寄存器	3-19
0x0180	PERI_CRG_PLL96	DPLL配置寄存器0	3-20
0x0184	PERI_CRG_PLL97	DPLL配置寄存器1	3-20
0x0190	PERI_CRG100	DPLL 展频配置寄存器	3-21
0x0198	PERI_CRG102	DPLL硬件微调电路LOCK状态寄存器	3-23
0x019C	PERI_CRG103	DPLL1时钟微调电路配置寄存器	3-23
0x01A0	PERI_CRG104	DPLL2时钟微调电路配置寄存器	3-24
0x01A4	PERI_CRG105	DPLL3时钟微调电路配置寄存器	3-25
0x01A8	PERI_CRG106	DPLL4时钟微调电路配置寄存器	3-25
0x01B8	PERI_CRG_PLL110	DPLL LOCK状态寄存器	3-26
0x01E8	PERI_CRG122	DPLL REE侧写权限控制寄存器	3-26
0x0380	PERI_CRG_PLL224	HPLL配置寄存器0	3-26
0x0384	PERI_CRG_PLL225	HPLL配置寄存器1	3-27
0x03B8	PERI_CRG_PLL238	HPLL LOCK状态寄存器	3-28
0x03E8	PERI_CRG250	HPLL REE侧写权限控制寄存器	3-28
0x2000	PERI_CRG2048	SOC频率配置寄存器	3-29
0x2020	PERI_CRG2056	SOC频率指示寄存器	3-30
0x2040	PERI_CRG2064	CPU_SUBSYS时钟复位配置寄存器	3-31
0x2044	PERI_CRG2065	CPU_SUBSYS频率指示寄存器	3-32
0x2048	PERI_CRG2066	CPU CORE0时钟复位配置寄存器	3-33
0x204C	PERI_CRG2067	CPU CORE1时钟复位配置寄存器	3-34
0x2050	PERI_CRG2068	CPU CORE2时钟复位配置寄存器	3-34
0x2054	PERI_CRG2069	CPU CORE3时钟复位配置寄存器	3-35
0x2058	PERI_CRG2070	CPU REE侧写权限控制寄存器	3-35
0x2240	PERI_CRG2192	CPU Debug (Coresight)时钟配置寄存器	3-36
0x2280	PERI_CRG2208	DDR时钟复位配置寄存器	3-36
0x2284	PERI_CRG2209	DDR频率指示寄存器	3-37
0x2288	PERI_CRG2210	DDR HIPACK0时钟复位配置寄存器	3-38
0x228C	PERI_CRG2211	DDR HIPACK1时钟复位配置寄存器	3-38
0x2A80	PERI_CRG2720	DMAC相关的时钟及软复位控制寄存器	3-39
0x2A84	PERI_CRG2721	MCU DMAC相关的时钟及软复位控制寄存器	3-39
0x34C0	PERI_CRG3376	eMMC接口时钟复位控制寄存器	3-40
0x34C4	PERI_CRG3377	eMMC p4 DLL控制寄存器	3-41
0x34C8	PERI_CRG3378	eMMC DRV DLL控制寄存器	3-42
0x34CC	PERI_CRG3379	eMMC SAM DLL控制寄存器	3-43
0x34D0	PERI_CRG3380	eMMC DS DLL控制寄存器	3-44
0x34D4	PERI_CRG3381	eMMC边沿检测时钟相位选择寄存器	3-46
0x34D8	PERI_CRG3382	eMMC状态寄存器	3-46
0x35C0	PERI_CRG3440	SDIO0接口时钟复位控制寄存器	3-47
0x35C4	PERI_CRG3441	SDIO0 p4 DLL控制寄存器	3-48
0x35C8	PERI_CRG3442	SDIO0 DRV DLL控制寄存器	3-49
0x35CC	PERI_CRG3443	SDIO0 SAM DLL控制寄存器	3-51
0x35D4	PERI_CRG3445	SDIO0边沿检测时钟相位选择寄存器	3-52
0x35D8	PERI_CRG3446	SDIO0状态寄存器	3-52
0x36C0	PERI_CRG3504	SDIO1接口时钟复位控制寄存器	3-53
0x36C4	PERI_CRG3505	SDIO1 p4 DLL控制寄存器	3-54
0x36C8	PERI_CRG3506	SDIO1 DRV DLL控制寄存器	3-55
0x36CC	PERI_CRG3507	SDIO1 SAM DLL控制寄存器	3-56
0x36D4	PERI_CRG3509	SDIO1边沿检测时钟相位选择寄存器	3-58
0x36D8	PERI_CRG3510	SDIO1状态寄存器	3-58
0x37C0	PERI_CRG3568	网络0时钟及软复位控制寄存器	3-59
0x37C4	PERI_CRG3569	GMAC0时钟及软复位控制寄存器	3-60
0x37CC	PERI_CRG3571	FEPHY0时钟及软复位控制寄存器	3-60
0x3800	PERI_CRG3584	网络1时钟及软复位控制寄存器	3-61
0x3804	PERI_CRG3585	GMAC1时钟及软复位控制寄存器	3-61
0x380C	PERI_CRG3587	FEPHY1时钟及软复位控制寄存器	3-62
0x38C0	PERI_CRG3632	USB2.0 PHY0时钟及软复位控制寄存器	3-62
0x38E0	PERI_CRG3640	USB2.0 PHY1时钟及软复位控制寄存器	3-63
0x3940	PERI_CRG3664	USB3.0兼容(USB2.0) CTRL0时钟及软复位控制寄存器	3-64
0x3944	PERI_CRG3665	USB3.0 PHY0时钟及软复位控制寄存器	3-66
0x3960	PERI_CRG3672	USB3.0(兼容USB2.0) CTRL1时钟及软复位控制寄存器	3-66
0x3964	PERI_CRG3673	USB3.0 PHY1时钟及软复位控制寄存器	3-68
0x3A40	PERI_CRG_PLL3728	PCIE时钟及软复位控制寄存器	3-69
0x3A48	PERI_CRG3730	PCIE输出时钟控制寄存器	3-70
0x3A58	PERI_CRG_PLL3734	PCIE PHY时钟及软复位控制寄存器	3-71
0x3F40	PERI_CRG4048	FMC相关的时钟及软复位控制寄存器	3-71
0x3F44	PERI_CRG4049	FMC频率指示寄存器	3-72
0x4180	PERI_CRG4192	UART0时钟及复位控制寄存器	3-73
0x4188	PERI_CRG4194	UART1时钟及复位控制寄存器	3-74
0x4190	PERI_CRG4196	UART2时钟及复位控制寄存器	3-74
0x4198	PERI_CRG4198	UART3时钟及复位控制寄存器	3-75
0x41A0	PERI_CRG4200	UART4时钟及复位控制寄存器	3-76
0x41A8	PERI_CRG4202	UART5时钟及复位控制寄存器	3-77
0x4280	PERI_CRG4256	I2C0时钟及复位控制寄存器	3-77
0x4288	PERI_CRG4258	I2C1时钟及复位控制寄存器	3-78
0x4290	PERI_CRG4260	I2C2时钟及复位控制寄存器	3-79
0x4298	PERI_CRG4262	I2C3时钟及复位控制寄存器	3-79
0x42A0	PERI_CRG4264	I2C4时钟及复位控制寄存器	3-80
0x42A8	PERI_CRG4266	I2C5时钟及复位控制寄存器	3-80
0x4480	PERI_CRG4384	SPI0时钟及复位控制寄存器	3-81
0x4488	PERI_CRG4386	SPI1时钟及复位控制寄存器	3-82
0x4490	PERI_CRG4388	SPI2时钟及复位控制寄存器	3-82
0x4498	PERI_CRG4390	SPI3时钟及复位控制寄存器	3-83
0x44A0	PERI_CRG4392	SPI 3wire时钟及复位控制寄存器	3-83
0x4580	PERI_CRG4448	SVB PWM时钟软复位控制寄存器	3-84
0x4588	PERI_CRG4450	PWM0时钟软复位控制寄存器	3-84
0x4590	PERI_CRG4452	PWM1时钟软复位控制寄存器	3-85
0x4640	PERI_CRG4496	IR时钟软复位控制寄存器	3-86
0x4648	PERI_CRG4498	VI 热成像时钟软复位控制寄存器	3-86
0x46C0	PERI_CRG4528	LSADC时钟软复位控制寄存器	3-88
0x6400	PERI_CRG6400	MCU时钟及软复位控制寄存器	3-88
0x6404	PERI_CRG6401	MCU频率指示寄存器	3-89
0x6508	PERI_CRG6466	DSP0 REE侧写权限控制寄存器	3-90
0x6520	PERI_CRG6472	DSP1 REE侧写权限控制寄存器	3-90
0x668C	PERI_CRG6563	NPU REE侧写权限控制寄存器	3-91
0x7F40	PERI_CRG8144	HDMITX CTRL时钟及复位控制寄存器	3-91
0x7F60	PERI_CRG8152	HDMITX PHY时钟及复位控制寄存器	3-92
0x8140	PERI_CRG8272	MIPITX时钟及软复位控制寄存器	3-93
0x8240	PERI_CRG8336	VDP工作时钟及复位控制寄存器	3-94
0x8248	PERI_CRG8338	VDP BT(BT.656/HT.1120)输出时钟相位配置寄存器	3-95
0x8250	PERI_CRG8340	VDP DHD0时钟分频系数及时钟相位	3-95
0x8254	PERI_CRG8341	VDP DHD1时钟分频系数及时钟相位	3-97
0x8258	PERI_CRG8342	VDP SD时钟门控及时钟选择控制寄存器	3-98
0x8268	PERI_CRG8346	VDP RGB时钟配置寄存器	3-98
0x8270	PERI_CRG8348	VDP BT(BT.656/HT.1120)时钟门控及时钟选择控制寄存器	3-99
0x8278	PERI_CRG8350	VDP SD DAC时钟分频系数及时钟相位	3-100
0x827C	PERI_CRG8351	HDMI PIXEL时钟控制寄存器	3-100
0x8280	PERI_CRG8352	MIPITX PIXEL时钟控制寄存器	3-101
0x8440	PERI_CRG8464	SENSOR0时钟复位配置寄存器	3-101
0x8460	PERI_CRG8472	SENSOR1时钟复位配置寄存器	3-102
0x8480	PERI_CRG8480	SENSOR2时钟复位配置寄存器	3-104
0x84A0	PERI_CRG8488	SENSOR3时钟复位配置寄存器	3-105
0x8540	PERI_CRG8528	MIPI_RX CTRL时钟复位配置寄存器	3-106
0x8560	PERI_CRG8536	MIPI_RX PIX0时钟复位配置寄存器	3-107
0x8580	PERI_CRG8544	MIPI_RX PIX1时钟复位配置寄存器	3-107
0x85A0	PERI_CRG8552	MIPI_RX PIX2时钟复位配置寄存器	3-108
0x85C0	PERI_CRG8560	MIPI_RX PIX3时钟复位配置寄存器	3-108
0x9140	PERI_CRG9296	VICAP时钟及复位控制寄存器	3-109
0x9144	PERI_CRG9297	VICAP复位状态寄存器	3-110
0x9148	PERI_CRG9298	VI CH和PORT时钟控制寄存器	3-110
0x9150	PERI_CRG9300	VI ISP0时钟及复位控制寄存器	3-111
0x9154	PERI_CRG9301	VI ISP1时钟及复位控制寄存器	3-112
0x9158	PERI_CRG9302	VI ISP2时钟及复位控制寄存器	3-113
0x915C	PERI_CRG9303	VI ISP3时钟及复位控制寄存器	3-114
0x9160	PERI_CRG9304	VI COMS0时钟及复位控制寄存器	3-115
0x9164	PERI_CRG9305	VI PORT0时钟及复位控制寄存器	3-115
0x9184	PERI_CRG9313	VI PORT1时钟及复位控制寄存器	3-116
0x91A4	PERI_CRG9321	VI PORT2时钟及复位控制寄存器	3-117
0x91C4	PERI_CRG9329	VI PORT3时钟及复位控制寄存器	3-117
0x9740	PERI_CRG9680	VIPROC时钟及复位配置寄存器	3-118
0x9744	PERI_CRG9681	VIPROC复位状态寄存器	3-119
0x9B40	PERI_CRG9936	VPSS时钟及软复位控制寄存器	3-120
0x9B44	PERI_CRG9937	VPSS复位状态寄存器	3-121
0x9D40	PERI_CRG10064	TDE时钟及软复位控制寄存器	3-121
0x9D44	PERI_CRG10065	TDE复位状态寄存器	3-122
0x9E40	PERI_CRG10128	GDC时钟及软复位控制寄存器	3-122
0x9E44	PERI_CRG10129	GDC复位状态寄存器	3-123
0x9EC0	PERI_CRG10160	VGS0时钟及软复位控制寄存器	3-123
0x9EC4	PERI_CRG10161	VGS0复位状态寄存器	3-124
0x9EE0	PERI_CRG10168	VGS1时钟及软复位控制寄存器	3-124
0x9EE4	PERI_CRG10169	VGS1复位状态寄存器	3-125
0xA040	PERI_CRG10256	AVSP时钟及软复位控制寄存器	3-125
0xA044	PERI_CRG10257	AVSP复位状态寄存器	3-126
0xA880	PERI_CRG10784	AIAO时钟复位控制寄存器	3-126
0xAA80	PERI_CRG10912	AUDIO CODEC时钟复位控制寄存器	3-127

CRG寄存器描述

PERI_CRG_PLL0

PERI_CRG_PLL0为APLL配置寄存器0。

Offset Address: 0x0000 Total Reset Value: 0x1200_0000

Bits	Access	Name	Description	Reset
[31]	-	reserved	保留。	0x0
[30:28]	RW	apll_postdiv2	APLL第二级输出分频系数。	0x1
[27]	-	reserved	保留。	0x0
[26:24]	RW	apll_postdiv1	APLL第一级输出分频系数。	0x2
[23:0]	RW	apll_frac	APLL倍频系数小数部分。	0x000000

PERI_CRG_PLL1

PERI_CRG_PLL1为APLL配置寄存器1。

Offset Address: 0x0004 Total Reset Value: 0x0200_1032

Bits	Access	Name	Description	Reset
[31:27]	-	reserved	保留。	0x00
[26]	RW	apll_bypass	APLL时钟分频旁路(bypass)控制。 0：非旁路； 1：旁路。	0x0
[25]	RW	apll_dsmpd	APLL 小数分频控制。 0：小数模式； 1：整数模式。	0x1
[24]	RW	apll_dacpd	APLL 测试信号控制。 0：正常工作状态； 1：power down工作状态。	0x0
[23]	RW	apll_postdivpd	APLL POSTDIV输出Power Down控制。 0：正常时钟输出； 1：不输出时钟。	0x0
[22]	RW	apll_fout4phasepd	APLL FOUT输出Power Down控制。 0：正常时钟输出； 1：不输出时钟。	0x0
[21]	RW	apll_foutvcopd	APLL VCO输出Power Down控制。 0：正常输出时钟； 1：不输出时钟。	0x0
[20]	RW	apll_pd	APLL Power Down控制。 0：正常工作状态； 1：power down工作状态。	0x0
[19:18]	-	reserved	保留。	0x0
[17:12]	RW	apll_refdiv	APLL参考时钟分频系数。	0x01
[11:0]	RW	apll_fbdiv	APLL倍频系数整数部分。	0x032

PERI_CRG_PLL14

PERI_CRG_PLL14为APLL LOCK状态寄存器。

Offset Address: 0x0038 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	apll_lock	APLL LOCK状态。 0：Unlock； 1：Locked。	0x0

PERI_CRG26

PERI_CRG26为APLL REE侧写权限控制寄存器。

Offset Address: 0x0068 Total Reset Value: 0x0000_000A


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	apll_cfg_nonsec_wr_disable	APLL REE侧写权限配置信号。 0xA：允许REE写；其他：不允许REE写。	0xA

PERI_CRG_PLL96

PERI_CRG_PLL96为DPLL配置寄存器0。

Offset Address: 0x0180 Total Reset Value: 0x1300_0000


Bits	Access	Name	Description	Reset
[31]	-	reserved	保留。	0x0
[30:28]	RW	dpll_postdiv2	DPLL第二级输出分频系数。	0x1
[27]	-	reserved	保留。	0x0
[26:24]	RW	dpll_postdiv1	DPLL第一级输出分频系数。	0x3
[23:0]	RW	dpll_frac	DPLL倍频系数小数部分。	0x000000

PERI_CRG_PLL97

PERI_CRG_PLL97为DPLL配置寄存器1。

Offset Address: 0x0184 Total Reset Value: 0x0200_1064

Bits	Access	Name	Description	Reset
[31:27]	-	reserved	保留。	0x00
[26]	RW	dpll_bypass	DPLL时钟分频旁路(bypass)控制。 0：非旁路； 1：旁路。	0x0
[25]	RW	dpll_dsmpd	DPLL 小数分频控制。 0：小数模式； 1：整数模式。	0x1
[24]	RW	dpll_dacpd	DPLL 测试信号控制。 0：正常工作状态； 1：power down工作状态。	0x0
[23]	RW	dpll_postdivpd	DPLL POSTDIV输出Power Down控制。 0：正常时钟输出； 1：不输出时钟。	0x0
[22]	RW	dpll_fout4phasepd	DPLL FOUT输出Power Down控制。 0：正常时钟输出； 1：不输出时钟。	0x0
[21]	RW	dpll_foutvcopd	DPLL VCO输出Power Down控制。 0：正常输出时钟； 1：不输出时钟。	0x0
[20]	RW	dpll_pd	DPLL Power Down控制。 0：正常工作状态； 1：power down工作状态。	0x0
[19:18]	-	reserved	保留。	0x0
[17:12]	RW	dpll_refdiv	DPLL参考时钟分频系数。	0x01
[11:0]	RW	dpll_fbdiv	DPLL倍频系数整数部分。	0x064

PERI_CRG100

PERI_CRG100为DPLL 展频配置寄存器。

Offset Address: 0x0190 Total Reset Value: 0x0001_0004

Bits	Access	Name	Description	Reset
[31:17]	-	reserved	保留。	0x0000
[16:0]	RW	dpll_ssmod_cfg	ssmod_dynamic_bypass [16]：BYPASS控制 0x1: bypass； 0x0: 不bypass。 ssmod divval[13：9]：SSMOD divval控制。 0x0：不分频； 0x1：不分频； 0x2：2分频； 0x3：3分频； ……； 0x1F：31分频。 ssmod spread[8:4] SSMOD spread控制。 0：0； 1：0.1%； 2：0.2% 3：0.3%； 4：0.4%； 5：0.5%； 6：0.6%； 7：0.7%。 ... 31：3.1% ssmod downspread[3] SSMOD downspread控制。 0：中间展频； 1：向下展频。 ssmod_disable[2] SSMOD disable控制。 0：enable； 1：disable。 ssmod_rst_req [1] SSMOD复位控制。 0：不复位； 1：复位。 ssmod_cken [0] SSMOD时钟门控配置,默认关闭。 0：关闭； 1：打开。	0x10004

PERI_CRG102

PERI_CRG102为DPLL硬件微调电路LOCK状态寄存器。

Offset Address: 0x0198 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	dpll_hard_ajust_lock	DPLL 硬件微调电路lock指示信号。 0：Unlocked； 1：Locked。	0x0

PERI_CRG103

PERI_CRG103为DPLL1时钟微调电路配置寄存器。

Offset Address: 0x019C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:21]	-	reserved	保留。	0x00
[20]	RW	dpll_sample_old_config	DPLL 时钟微调电路开始load进旧的配置系数。 0：不load； 1：load进FBDIV，FRAC的配置系数。	0x0
[19:17]	-	reserved	保留。	0x0
[16]	RW	dpll_freq_config_end	DPLL 系数配置完成指示信号，微调期间要保持为1。 0：未完成； 1：完成FBDIV，FRAC的配置。	0x0
[15:12]	RW	reserved	保留。	0x0
[11:8]	RW	dpll_soft_ajust_clk_divval	DPLL 时钟软件微调电路的工作时钟分频比。 0x0：不分频； 0x1：不分频； 0x2：2分频； 0x3：3分频； ……； 0xF：15分频。	0x0
[7:4]	-	reserved	保留。	0x0
[3:0]	RW	dpll_hard_ajust_clk_divval	DPLL 时钟硬件微调电路的工作时钟分频比。 0x0：不分频； 0x1：不分频； 0x2：2分频； 0x3：3分频； ……； 0xF：15分频。	0x0

PERI_CRG104

PERI_CRG104为DPLL2时钟微调电路配置寄存器。

Offset Address: 0x01A0 Total Reset Value: 0x0000_0010

Bits	Access	Name	Description	Reset
[31:10]	-	reserved	保留。	0x00000
[9:8]	RW	dpll_freq_mode	DPLL 时钟配置系数的选择。 00：配置寄存器直接送过来的配置系数； 01：硬件微调电路调制之后的配置系数； 1X：软件微调电路调制之后的配置系数。	0x0
[7:5]	-	reserved	保留。	0x0
[4]	RW	dpll_ajust_srst_req	DPLL 时钟软件和硬件微调电路的软复位请求。 0：不复位； 1：复位。	0x1
[3:1]	-	reserved	保留。	0x0
[0]	RW	dpll_ajust_cken	DPLL 时钟软件和硬件微调电路时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0

PERI_CRG105

PERI_CRG105为DPLL3时钟微调电路配置寄存器。

Offset Address: 0x01A4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:12]	-	reserved	保留。	0x00000
[11:0]	RW	dpll_step_int	DPLL 时钟硬件微调电路的整数部分步长。	0x000

PERI_CRG106

PERI_CRG106为DPLL4时钟微调电路配置寄存器。

Offset Address: 0x01A8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留。	0x00
[23:0]	RW	dpll_step_frac	DPLL 时钟硬件微调电路的小数部分步长。	0x000000

PERI_CRG_PLL110

PERI_CRG_PLL110为DPLL LOCK状态寄存器。

Offset Address: 0x01B8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	dpll_lock	DPLL LOCK状态。 0：Unlock； 1：Locked。	0x0

PERI_CRG122

PERI_CRG122为DPLL REE侧写权限控制寄存器。

Offset Address: 0x01E8 Total Reset Value: 0x0000_000A


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	dpll_cfg_nonsec_wr_disable	DPLL REE侧写权限配置信号。 0xA：允许REE写；其他：不允许REE写。	0xA

PERI_CRG_PLL224

PERI_CRG_PLL224为HPLL配置寄存器0。

Offset Address: 0x0380 Total Reset Value: 0x1200_0000

Bits	Access	Name	Description	Reset
[31]	-	reserved	保留。	0x0
[30:28]	RW	hpll_postdiv2	HPLL第二级输出分频系数。	0x1
[27]	-	reserved	保留。	0x0
[26:24]	RW	hpll_postdiv1	HPLL第一级输出分频系数。	0x2
[23:0]	RW	hpll_frac	HPLL倍频系数小数部分。	0x000000

PERI_CRG_PLL225

PERI_CRG_PLL225为HPLL配置寄存器1。

Offset Address: 0x0384 Total Reset Value: 0x0200_1032

Bits	Access	Name	Description	Reset
[31:27]	-	reserved	保留。	0x00
[26]	RW	hpll_bypass	HPLL时钟分频旁路(bypass)控制。 0：非旁路； 1：旁路。	0x0
[25]	RW	hpll_dsmpd	HPLL 小数分频控制。 0：小数模式； 1：整数模式。	0x1
[24]	RW	hpll_dacpd	HPLL 测试信号控制。 0：正常工作状态； 1：power down工作状态。	0x0
[23]	RW	hpll_postdivpd	HPLL POSTDIV输出Power Down控制。 0：正常时钟输出； 1：不输出时钟。	0x0
[22]	RW	hpll_fout4phasepd	HPLL FOUT输出Power Down控制。 0：正常时钟输出； 1：不输出时钟。	0x0
[21]	RW	hpll_foutvcopd	HPLL VCO输出Power Down控制。 0：正常输出时钟； 1：不输出时钟。	0x0
[20]	RW	hpll_pd	HPLL Power Down控制。 0：正常工作状态； 1：power down工作状态。	0x0
[19:18]	-	reserved	保留。	0x0
[17:12]	RW	hpll_refdiv	HPLL参考时钟分频系数。	0x01
[11:0]	RW	hpll_fbdiv	HPLL倍频系数整数部分。	0x032

PERI_CRG_PLL238

PERI_CRG_PLL238为HPLL LOCK状态寄存器。

Offset Address: 0x03B8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	hpll_lock	HPLL LOCK状态。 0：Unlock； 1：Locked。	0x0

PERI_CRG250

PERI_CRG250为HPLL REE侧写权限控制寄存器。

Offset Address: 0x03E8 Total Reset Value: 0x0000_000A


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	hpll_cfg_nonsec_wr_disable	HPLL REE侧写权限配置信号。 0xA：允许REE写；其他：不允许REE写。	0xA

PERI_CRG2048

PERI_CRG2048为SOC频率配置寄存器。

Offset Address: 0x2000 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:18]	-	reserved	保留。	0x0000
[17:16]	RW	hpaxi_cksel	HP AXI时钟选择。 00：24MHz； 01：396MHz； 10：475MHz； 11: 保留。	0x0
[15:14]	-	reserved	保留。	0x0
[13:12]	RW	ddraxi_cksel	DDR AXI时钟选择。 00：24MHz； 01：500MHz； 10：672MHz； 11：750MHz。	0x0
[11:10]	-	reserved	保留。	0x0
[9:8]	RW	cfgapb_cksel	CFG APB时钟选择。 00：24MHz； 01：99MHz；其他：保留。	0x0
[7:6]	-	reserved	保留。	0x0
[5:4]	RW	dataaxi_cksel	DATA AXI时钟选择。 00：24MHz； 01：198MHz； 10：297MHz； 11：396MHz。	0x0
[3:2]	-	reserved	保留。	0x0
[1:0]	RW	periaxi_cksel	PERI AXI时钟选择。 00：24MHz； 01：99MHz。 10：198MHz； 11：297MHz。	0x0

PERI_CRG2056

PERI_CRG2056为SOC频率指示寄存器。

Offset Address: 0x2020 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:18]	-	reserved	保留。	0x0000
[17:16]	RO	hpaxi_sc_seled	HP AXI时钟切换完成指示信号。 00：24MHz； 01：396MHz。 10：475MHz； 11：保留。	0x0
[15:14]	-	reserved	保留。	0x0
[13:12]	RO	ddraxi_sc_seled	DDR AXI时钟切换完成指示信号。 00：24MHz； 01：500M； 10：672MHz； 11：750MHz。	0x0
[11:10]	-	reserved	保留。	0x0
[9:8]	RO	cfgapb_sc_seled	CFG APB时钟切换完成指示信号。 00：24MHz； 01：99MHz；其他：保留。	0x0
[7:6]	-	reserved	保留。	0x0
[5:4]	RO	dataaxi_sc_seled	DATA AXI时钟切换完成指示信号。 00：24MHz； 01：198MHz； 10：297MHz； 11：396MHz。	0x0
[3:2]	-	reserved	保留。	0x0
[1:0]	RO	periaxi_sc_seled	PERI AXI时钟切换完成指示信号。 00：24MHz； 01：99MHz； 10：198MHz； 11：297MHz。	0x0

PERI_CRG2064

PERI_CRG2064为CPU_SUBSYS时钟复位配置寄存器。

Offset Address: 0x2040 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:12]	-	reserved	保留。	0x00000
[11:10]	RW	a55_fcm_cksel	A55 FCM时钟选择。 00：24MHz时钟； 01：896MHz；其他：保留。	0x0
[9:8]	RW	a55_cksel	A55 Core时钟选择。 00：24MHz； 01：APLL POSTDIV； 10：1188MHz；其他：保留。	0x0
[7:5]	-	reserved	保留。	0x0
[4]	RW	srst_req_peri	PERI 软复位请求。 0：不复位； 1：复位。	0x0
[3]	RW	srst_req_l3_noras	L3 noras 软复位请求。 0：不复位； 1：复位。	0x0
[2]	RW	srst_req_l3	L3 软复位请求。 0：不复位； 1：复位。	0x0
[1]	RW	srst_req_gic	GIC 软复位请求。 0：不复位； 1：复位。	0x0
[0]	-	reserved	保留。	0x0

PERI_CRG2065

PERI_CRG2065为CPU_SUBSYS频率指示寄存器。

Offset Address: 0x2044 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:10]	-	reserved	保留。	0x000000
[9:8]	RO	a55_fcm_sc_seled	A55 FCM时钟切换完成指示信号。 00：24MHz时钟； 01：896MHz；其他：保留。	0x0
[7:2]	-	reserved	保留。	0x00
[1:0]	RO	a55_sc_seled	A55时钟切换完成指示信号。 00：24MHz； 01：APLL POSTDIV； 10：1188MHz；其他：保留。	0x0

PERI_CRG2066

PERI_CRG2066为CPU CORE0时钟复位配置寄存器。

Offset Address: 0x2048 Total Reset Value: 0x0000_0010


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	core0_cken	CORE0全局门控请求。 0：禁止； 1：使能。	0x1
[3:2]	-	reserved	保留。	0x0
[1]	RW	core0_srst_req	CORE0除debug外逻辑软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	core0_po_srst_req	CORE0上电(全局)软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG2067

PERI_CRG2067为CPU CORE1时钟复位配置寄存器。

Offset Address: 0x204C Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	core1_cken	CORE1全局门控请求。 0：禁止； 1：使能。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	core1_srst_req	CORE1除debug外逻辑软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	core1_po_srst_req	CORE1上电(全局)软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG2068

PERI_CRG2068为CPU CORE2时钟复位配置寄存器。

Offset Address: 0x2050 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	core2_cken	CORE2全局门控请求。 0：禁止； 1：使能。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	core2_srst_req	CORE2除debug外逻辑软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	core2_po_srst_req	CORE2上电(全局)软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG2069

PERI_CRG2069为CPU CORE3时钟复位配置寄存器。

Offset Address: 0x2054 Total Reset Value: 0x0000_0003


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	core3_cken	CORE3全局门控请求。 0：禁止； 1：使能。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	core3_srst_req	CORE3除debug外逻辑软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	core3_po_srst_req	CORE3上电(全局)软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG2070

PERI_CRG2070为CPU REE侧写权限控制寄存器。

Offset Address: 0x2058 Total Reset Value: 0x0000_000A

Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	cpu_cfg_nonsec_wr_disable	CPU REE侧写权限配置信号。 0xA：允许REE写；其他：不允许REE写。	0xA

PERI_CRG2192

PERI_CRG2192为CPU Debug (Coresight)时钟配置寄存器。

Offset Address: 0x2240 Total Reset Value: 0x0100_0000


Bits	Access	Name	Description	Reset
[31:25]	-	reserved	保留。	0x00
[24]	RW	soc_cs_ckgate_bypass	调试通路SOC全局门控。 0：不旁路； 1：旁路自动门控(默认)。	0x1
[23:0]	-	reserved	保留。	0x000000

PERI_CRG2208

PERI_CRG2208为DDR时钟复位配置寄存器。

Offset Address: 0x2280 Total Reset Value: 0x0000_0110

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	dfi_cksel	DDR DFI(DDR PHY Interface)时钟选择。 00：24MHz时钟； 01：DPLL_POSTDIV； 10：672MHz； 11：750MHz。	0x0
[11:9]	-	reserved	保留。	0x0
[8]	RW	ddr_apb_cken	DDR APB门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x1
[7:5]	-	reserved	保留。	0x0
[4]	RW	ddr_cken	DDR门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x1
[3]	-	reserved	保留。	0x0
[2]	RW	ddr_apb_srst_req	DDR APB软复位请求。 0：撤消复位； 1：复位。	0x0
[1:0]	-	reserved	保留。	0x0

PERI_CRG2209

PERI_CRG2209为DDR频率指示寄存器。

Offset Address: 0x2284 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:10]	-	reserved	保留。	0x000000
[9:8]	RO	dfi_sc_seled	DDR DFI (DDR PHY Interface)时钟切换完成指示信号。 00：24MHz时钟； 01：DPLL POSTDIV； 10：672MHz； 11：750MHz。	0x0
[7:0]	-	reserved	保留。	0x00

PERI_CRG2210

PERI_CRG2210为DDR HIPACK0时钟复位配置寄存器。

Offset Address: 0x2288 Total Reset Value: 0x0000_0010

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ddr_hipack0_cken	DDR HiPACK0门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x1
[3:1]	-	reserved	保留。	0x0
[0]	RW	ddr_hipack0_srst_req	DDR HiPACK0软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG2211

PERI_CRG2211为DDR HIPACK1时钟复位配置寄存器。

Offset Address: 0x228C Total Reset Value: 0x0000_0010


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ddr_hipack1_cken	DDR HiPACK1门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x1
[3:1]	-	reserved	保留。	0x0
[0]	RW	ddr_hipack1_srst_req	DDR HiPACK1软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG2720

PERI_CRG2720为DMAC相关的时钟及软复位控制寄存器。

Offset Address: 0x2A80 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:6]	-	reserved	保留。	0x0000000
[5]	RW	edma_axi_cken	DMAC AXI时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	edma_apb_cken	DMAC APB时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	edma_srst_req	DMAC的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG2721

PERI_CRG2721为MCU DMAC相关的时钟及软复位控制寄存器。

Offset Address: 0x2A84 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:6]	-	reserved	保留。	0x0000000
[5]	RW	mcu_edma_axi_cken	MCU DMAC AXI时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	mcu_edma_apb_cken	MCU DMAC APB时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	mcu_edma_srst_req	MCU DMAC的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG3376

PERI_CRG3376为eMMC接口时钟复位控制寄存器。

Offset Address: 0x34C0 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:27]	-	reserved	保留。	0x00
[26:24]	RW	emmc_clk_sel	eMMC 4X时钟选择，接口时钟是这个时钟的4分频。 000：1.6MHz； 001：99MHz； 010：198MHz； 011：396MHz； 100：594MHz； 101：750MHz； 110：786MHz； 111：保留。	0x0
[23:19]	-	reserved	保留。	0x00
[18]	RW	emmc_mmc_tx_srst_req	eMMC TX 方向软复位请求。 0：不复位； 1：复位。	0x0
[17]	RW	emmc_mmc_rx_srst_req	eMMC RX 方向软复位请求。 0：不复位； 1：复位。	0x0
[16]	RW	emmc_mmc_srst_req	eMMC 的软复位请求。 0：不复位； 1：复位。	0x0
[15:2]	-	reserved	保留。	0x0000
[1]	RW	emmc_mmc_ahb_cken	eMMC 总线时钟门控配置。 0：关闭； 1：打开。	0x1
[0]	RW	emmc_mmc_cken	eMMC 时钟门控配置。 0：关闭； 1：打开。	0x1

PERI_CRG3377

PERI_CRG3377为eMMC p4 DLL控制寄存器。

Offset Address: 0x34C4 Total Reset Value: 0x0000_0001


Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RW	emmc_mmc_dll_srst_req	eMMC DLL(Master和Slave)软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	emmc_p4_dll_stop	DLL Master持续动态跟踪检测的使能信号。 0：动态检测，并根据检测参数实时校准相位； 1：Lock后停止动态检测，即DLL初始化后只检测一次。	0x1

PERI_CRG3378

PERI_CRG3378为eMMC DRV DLL控制寄存器。

Offset Address: 0x34C8 Total Reset Value: 0x0008_0400

Bits	Access	Name	Description	Reset
[31:20]	-	reserved	保留。	0x000
[19:15]	RW	emmc_drv_clk_phase_sel	eMMC DRV 时钟相位配置。默认180º 0x00：0º； 0x01：11.25º； 0x02：22.5º； … 0x1E：337.5º； 0x1F：348.75º。	0x10
[14:11]	RW	emmc_drv_dll_tune	eMMC DRV DLL 时钟相位微调信号： 0x0：不校准； 0x1：增加1级delay； 0x2：增加2级delay； 0x3：增加3级delay； ... 0x7：增加7级delay； 0x8：不校准； 0x9：减少1级delay； 0xA：减少2级delay； 0xB：减少3级delay； ... 0xF：减少7级delay。	0x0
[10]	RW	emmc_drv_dll_slave_en	eMMC DRV DLL Slave使能信号。 0：不使能DLL Slave； 1：使能DLL Slave。	0x1
[9]	RW	emmc_drv_dll_bypass	eMMC DRV DLL Slave 旁路选择信号。 0：正常模式，输出时钟相对输入时钟移相，具体移相度数由SDIO控制器相关寄存器配置； 1：旁路掉DRV DLL Slave。	0x0
[8]	RW	emmc_drv_dll_mode	eMMC DRV DLL Slave模式选择信号。 0：正常模式； 1：由drv_dll_sel控制drv slave line级数。	0x0
[7:0]	RW	emmc_drv_dll_ssel	eMMC DRV DLL Slave line级数选择。其中bit[7:6]保留。 0x00：DLL slave设置1级delay cell； 0x01：DLL slave设置1级delay cell； 0x02：DLL slave设置2级delay cell； …… 0x3F：DLL slave设置63级delay cell。	0x00

PERI_CRG3379

PERI_CRG3379为eMMC SAM DLL控制寄存器。

Offset Address: 0x34CC Total Reset Value: 0x0000_0400

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:11]	RW	emmc_sam_dll_tune	eMMC SAM DLL 时钟相位微调信号。 0x0：不校准； 0x1：增加1级delay； 0x2：增加2级delay； 0x3：增加3级delay； ... 0x7：增加7级delay； 0x8：不校准； 0x9：减少1级delay； 0xA：减少2级delay； 0xB：减少3级delay； ... 0xF：减少7级delay。	0x0
[10]	RW	emmc_sam_dll_slave_en	eMMC sam DLL Slave使能信号。 0：不使能DLL Slave； 1：使能DLL Slave。	0x1
[9]	-	reserved	保留。	0x0
[8]	RW	emmc_sam_dll_mode	eMMC SAM DLL Slave模式选择信号。 0：正常模式； 1：由sam_dll_ssel控制sam slave line级数。	0x0
[7:0]	RW	emmc_sam_dll_ssel	eMMC SAM DLL Slave line级数选择。其中bit[7:6]保留。 0x00：DLL slave设置1级delay cell； 0x01：DLL slave设置1级delay cell； 0x02：DLL slave设置2级delay cell； …… 0x3F：DLL slave设置63级delay cell。	0x00

PERI_CRG3380

PERI_CRG3380为eMMC DS DLL控制寄存器。

Offset Address: 0x34D0 Total Reset Value: 0x0000_0400

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:11]	RW	emmc_ds_dll_tune	eMMC ds DLL 时钟相位微调信号。 0x0：不校准； 0x1：增加1级delay； 0x2：增加2级delay； 0x3：增加3级delay； ... 0x7：增加7级delay； 0x8：不校准； 0x9：减少1级delay； 0xA：减少2级delay； 0xB：减少3级delay； ... 0xF：减少7级delay。	0x0
[10]	RW	emmc_ds_dll_slave_en	eMMC ds DLL Slave使能信号。 0：不使能DLL Slave； 1：使能DLL Slave。	0x1
[9]	RW	emmc_ds_dll_bypass	eMMC ds DLL Slave 旁路选择信号。 0：正常模式，输出时钟相对输入时钟移相，具体移相度数由SDIO控制器相关寄存器配置； 1：旁路掉DRV DLL Slave。	0x0
[8]	RW	emmc_ds_dll_mode	eMMC ds DLL Slave模式选择信号。 0：正常模式； 1：由ds_dll_ssel控制ds slave line级数。	0x0
[7:0]	RW	emmc_ds_dll_ssel	eMMC ds DLL Slave line级数选择。其中bit[7]保留。 0x00：DLL slave设置1级delay cell； 0x01：DLL slave设置1级delay cell； 0x02：DLL slave设置2级delay cell； …… 0x3F：DLL slave设置63级delay cell。 ……	0x00

PERI_CRG3381

PERI_CRG3381为eMMC边沿检测时钟相位选择寄存器。

Offset Address: 0x34D4 Total Reset Value: 0x0000_0008

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4:0]	RW	emmc_sample_b_cclk_sel	边沿检测时钟相位(相对于sample时钟)选择信号： 0x04：45º； 0x08：90º(上电默认值)； …… 0x1C：315º。注意：bit[1:0] 必须为2’b00。	0x08

PERI_CRG3382

PERI_CRG3382为eMMC状态寄存器。

Offset Address: 0x34D8 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RO	emmc_sam_dll_ready	eMMC sam DLL ready信号。 0：DLL SLAVE not ready； 1：DLL SLAVE ready。	0x0
[11]	RO	emmc_drv_dll_ready	eMMC drv DLL ready信号。 0：DLL SLAVE not ready； 1：DLL SLAVE ready。	0x0
[10]	RO	emmc_ds_dll_ready	eMMC DS DLL ready信号。 0：DLL SLAVE not ready； 1：DLL SLAVE ready。	0x0
[9]	RO	emmc_p4_dll_locked	eMMC P4 DLL lock信号。 0：DLL MASTER unlock； 1：DLL MASTER locked。	0x0
[8]	RO	emmc_p4_dll_overflow	eMMC P4 DLL overflow信号。 0：DLL MASTER unoverflow； 1：DLL MASTER overflow。	0x0
[7:0]	RO	emmc_p4_dll_mdly_tap	eMMC P4 DLL mdly_tap信号。 DLL MASTER LINE tap值。	0x00

PERI_CRG3440

PERI_CRG3440为SDIO0接口时钟复位控制寄存器。

Offset Address: 0x35C0 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:27]	-	reserved	保留。	0x00
[26:24]	RW	sdio0_clk_sel	SDIO0 4X时钟选择，接口时钟是这个时钟的4分频。 000：1.6MHz； 001：99MHz； 010：198MHz； 011：396MHz； 100：594MHz； 101：750MHz； 110：786MHz； 111：保留。	0x0
[23:19]	-	reserved	保留。	0x00
[18]	RW	sdio0_mmc_tx_srst_req	SDIO0 TX 方向软复位请求。 0：不复位； 1：复位。	0x0
[17]	RW	sdio0_mmc_rx_srst_req	SDIO0 RX 方向软复位请求。 0：不复位； 1：复位。	0x0
[16]	RW	sdio0_mmc_srst_req	SDIO0 的软复位请求。 0：不复位； 1：复位。	0x0
[15:2]	-	reserved	保留。	0x0000
[1]	RW	sdio0_mmc_ahb_cken	SDIO0 总线时钟门控配置。 0：关闭； 1：打开。	0x1
[0]	RW	sdio0_mmc_cken	SDIO0 时钟门控配置。 0：关闭； 1：打开。	0x1

PERI_CRG3441

PERI_CRG3441为SDIO0 p4 DLL控制寄存器。

Offset Address: 0x35C4 Total Reset Value: 0x0000_0001

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RW	sdio0_mmc_dll_srst_req	SDIO0 DLL(Master和Slave)软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	sdio0_p4_dll_stop	DLL Master持续动态跟踪检测的使能信号。 0：动态检测，并根据检测参数实时校准相位； 1：Lock后停止动态检测，即DLL初始化后只检测一次。	0x1

PERI_CRG3442

PERI_CRG3442为SDIO0 DRV DLL控制寄存器。

Offset Address: 0x35C8 Total Reset Value: 0x0008_0400

Bits	Access	Name	Description	Reset
[31:20]	-	reserved	保留。	0x000
[19:15]	RW	sdio0_drv_clk_phase_sel	SDIO0 DRV 时钟相位配置。默认180º 0x00：0º； 0x01：11.25º； 0x02：22.5º； … 0x1E：337.5º； 0x1F：348.75º。	0x10
[14:11]	RW	sdio0_drv_dll_tune	SDIO0 DRV DLL 时钟相位微调信号。 0x0：不校准； 0x1：增加1级delay； 0x2：增加2级delay； 0x3：增加3级delay； ... 0x7：增加7级delay； 0x8：不校准； 0x9：减少1级delay； 0xA：减少2级delay； 0xB：减少3级delay； ... 0xF：减少7级delay。	0x0
[10]	RW	sdio0_drv_dll_slave_en	SDIO0 DRV DLL Slave使能信号。 0：不使能DLL Slave； 1：使能DLL Slave。	0x1
[9]	RW	sdio0_drv_dll_bypass	SDIO0 DRV DLL Slave 旁路选择信号。 0：正常模式，输出时钟相对输入时钟移相，具体移相度数由SDIO0控制器相关寄存器配置； 1：旁路掉DRV DLL Slave。	0x0
[8]	RW	sdio0_drv_dll_mode	SDIO0 DRV DLL Slave模式选择信号。 0：正常模式； 1：由drv_dll_sel控制drv slave line级数。	0x0
[7:0]	RW	sdio0_drv_dll_ssel	SDIO0 DRV DLL Slave line级数选择。其中[7:6]保留。 0x00：DLL slave设置1级delay cell； 0x01：DLL slave设置1级delay cell； 0x02：DLL slave设置2级delay cell； …… 0x3F：DLL slave设置63级delay cell。	0x00

PERI_CRG3443

PERI_CRG3443为SDIO0 SAM DLL控制寄存器。

Offset Address: 0x35CC Total Reset Value: 0x0000_0400

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:11]	RW	sdio0_sam_dll_tune	SDIO0 SAM DLL 时钟相位微调信号。 0x0：不校准； 0x1：增加1级delay； 0x2：增加2级delay； 0x3：增加3级delay； ... 0x7：增加7级delay； 0x8：不校准； 0x9：减少1级delay； 0xA：减少2级delay； 0xB：减少3级delay； ... 0xF：减少7级delay。	0x0
[10]	RW	sdio0_sam_dll_slave_en	SDIO0 sam DLL Slave使能信号。 0：不使能DLL Slave； 1：使能DLL Slave。	0x1
[9]	-	reserved	保留。	0x0
[8]	RW	sdio0_sam_dll_mode	SDIO0 SAM DLL Slave模式选择信号。 0：正常模式； 1：由sam_dll_ssel控制sam slave line级数。	0x0
[7:0]	RW	sdio0_sam_dll_ssel	SDIO0 SAM DLL Slave line级数选择。其中bit[7:6]保留。 0x00：DLL slave设置1级delay cell； 0x01：DLL slave设置1级delay cell； 0x02：DLL slave设置2级delay cell； …… 0x3F：DLL slave设置63级delay cell。	0x00

PERI_CRG3445

PERI_CRG3445为SDIO0边沿检测时钟相位选择寄存器。

Offset Address: 0x35D4 Total Reset Value: 0x0000_0008

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4:0]	RW	sdio0_sample_b_cclk_sel	边沿检测时钟相位(相对于sample时钟)选择信号： 0x04：45º； 0x08：90º(上电默认值)； …… 0x1C：315º。注意：bit[1:0] 必须为2’b00。	0x08

PERI_CRG3446

PERI_CRG3446为SDIO0状态寄存器。

Offset Address: 0x35D8 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RO	sdio0_sam_dll_ready	SDIO0 sam DLL ready信号。 0：DLL SLAVE not ready； 1：DLL SLAVE ready。	0x0
[11]	RO	sdio0_drv_dll_ready	SDIO0 drv DLL ready信号。 0：DLL SLAVE not ready； 1：DLL SLAVE ready。	0x0
[10]	-	reserved	保留。	0x0
[9]	RO	sdio0_p4_dll_locked	SDIO0 P4 DLL lock信号。 0：DLL MASTER unlock； 1：DLL MASTER locked。	0x0
[8]	RO	sdio0_p4_dll_overflow	SDIO0 P4 DLL overflow信号。 0：DLL MASTER unoverflow； 1：DLL MASTER overflow。	0x0
[7:0]	RO	sdio0_p4_dll_mdly_tap	SDIO0 P4 DLL mdly_tap信号。 DLL MASTER LINE tap值。	0x00

PERI_CRG3504

PERI_CRG3504为SDIO1接口时钟复位控制寄存器。

Offset Address: 0x36C0 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:27]	-	reserved	保留。	0x00
[26:24]	RW	sdio1_clk_sel	SDIO1 4X时钟选择，接口时钟是这个时钟的4分频。 000：1.6MHz； 001：99MHz； 010：198MHz； 011：396MHz； 100：594MHz； 101：750MHz； 110：786MHz； 111：保留。	0x0
[23:19]	-	reserved	保留。	0x00
[18]	RW	sdio1_mmc_tx_srst_req	SDIO1 TX 方向软复位请求。 0：不复位； 1：复位。	0x0
[17]	RW	sdio1_mmc_rx_srst_req	SDIO1 RX 方向软复位请求。 0：不复位； 1：复位。	0x0
[16]	RW	sdio1_mmc_srst_req	SDIO1 的软复位请求。 0：不复位； 1：复位。	0x0
[15:2]	-	reserved	保留。	0x0000
[1]	RW	sdio1_mmc_ahb_cken	SDIO1 总线时钟门控配置。 0：关闭； 1：打开。	0x1
[0]	RW	sdio1_mmc_cken	SDIO1 时钟门控配置。 0：关闭； 1：打开。	0x1

PERI_CRG3505

PERI_CRG3505为SDIO1 p4 DLL控制寄存器。

Offset Address: 0x36C4 Total Reset Value: 0x0000_0001

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RW	sdio1_mmc_dll_srst_req	SDIO1 DLL(Master和Slave)软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	sdio1_p4_dll_stop	DLL Master持续动态跟踪检测的使能信号. 0：动态检测，并根据检测参数实时校准相位； 1：Lock后停止动态检测，即DLL初始化后只检测一次。	0x1

PERI_CRG3506

PERI_CRG3506为SDIO1 DRV DLL控制寄存器。

Offset Address: 0x36C8 Total Reset Value: 0x0008_0400

Bits	Access	Name	Description	Reset
[31:20]	-	reserved	保留。	0x000
[19:15]	RW	sdio1_drv_clk_phase_sel	SDIO1 DRV 时钟相位配置。默认180º。 0x00：0º； 0x01：11.25º； 0x02：22.5º； … 0x1E：337.5º； 0x1F：348.75º。	0x10
[14:11]	RW	sdio1_drv_dll_tune	SDIO1 DRV DLL 时钟相位微调信号。 0x0：不校准； 0x1：增加1级delay； 0x2：增加2级delay； 0x3：增加3级delay； ... 0x7：增加7级delay； 0x8：不校准； 0x9：减少1级delay； 0xA：减少2级delay； 0xB：减少3级delay； ... 0xF：减少7级delay。	0x0
[10]	RW	sdio1_drv_dll_slave_en	SDIO1 DRV DLL Slave使能信号。 0：不使能DLL Slave； 1：使能DLL Slave。	0x1
[9]	RW	sdio1_drv_dll_bypass	SDIO1 DRV DLL Slave 旁路选择信号。 0：正常模式，输出时钟相对输入时钟移相，具体移相度数由SDIO1控制器相关寄存器配置； 1：旁路掉DRV DLL Slave。	0x0
[8]	RW	sdio1_drv_dll_mode	SDIO1 DRV DLL Slave模式选择信号。 0：正常模式； 1：由drv_dll_sel控制drv slave line级数。	0x0
[7:0]	RW	sdio1_drv_dll_ssel	SDIO1 DRV DLL Slave line级数选择。其中bit[7:6]保留。 0x00：DLL slave设置1级delay cell； 0x01：DLL slave设置1级delay cell； 0x02：DLL slave设置2级delay cell； …… 0x3F：DLL slave设置63级delay cell。	0x00

PERI_CRG3507

PERI_CRG3507为SDIO1 SAM DLL控制寄存器。

Offset Address: 0x36CC Total Reset Value: 0x0000_0400

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:11]	RW	sdio1_sam_dll_tune	SDIO1 SAM DLL 时钟相位微调信号。 0x0：不校准； 0x1：增加1级delay； 0x2：增加2级delay； 0x3：增加3级delay； ... 0x7：增加7级delay； 0x8：不校准； 0x9：减少1级delay； 0xA：减少2级delay； 0xB：减少3级delay； ... 0xF：减少7级delay。	0x0
[10]	RW	sdio1_sam_dll_slave_en	SDIO1 sam DLL Slave使能信号。 0：不使能DLL Slave； 1：使能DLL Slave。	0x1
[9]	-	reserved	保留。	0x0
[8]	RW	sdio1_sam_dll_mode	SDIO1 SAM DLL Slave模式选择信号。 0：正常模式； 1：由sam_dll_ssel控制sam slave line级数。	0x0
[7:0]	RW	sdio1_sam_dll_ssel	SDIO1 SAM DLL Slave line级数选择。其中bit[7:6]保留。 0x00：DLL slave设置1级delay cell； 0x01：DLL slave设置1级delay cell； 0x02：DLL slave设置2级delay cell； …… 0x3F：DLL slave设置63级delay cell。	0x00

PERI_CRG3509

PERI_CRG3509为SDIO1边沿检测时钟相位选择寄存器。

Offset Address: 0x36D4 Total Reset Value: 0x0000_0008


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4:0]	RW	sdio1_sample_b_cclk_sel	边沿检测时钟相位(相对于sample时钟)选择信号。 0x04：45º 0x08：90º(上电默认值) …… 0x1C：315º 注意：bit[1:0] 必须为2’b00。	0x08

PERI_CRG3510

PERI_CRG3510为SDIO1状态寄存器。

Offset Address: 0x36D8 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RO	sdio1_sam_dll_ready	SDIO1 sam DLL ready信号。 0：DLL SLAVE not ready； 1：DLL SLAVE ready。	0x0
[11]	RO	sdio1_drv_dll_ready	SDIO1 drv DLL ready信号。 0：DLL SLAVE not ready； 1：DLL SLAVE ready。	0x0
[10]	-	reserved	保留。	0x0
[9]	RO	sdio1_p4_dll_locked	SDIO1 P4 DLL lock信号。 0：DLL MASTER unlock； 1：DLL MASTER locked。	0x0
[8]	RO	sdio1_p4_dll_overflow	SDIO1 P4 DLL overflow信号。 0：DLL MASTER unoverflow； 1：DLL MASTER overflow。	0x0
[7:0]	RO	sdio1_p4_dll_mdly_tap	SDIO1 P4 DLL mdly_tap信号。 DLL MASTER LINE tap值。	0x00

PERI_CRG3568

PERI_CRG3568为网络0时钟及软复位控制寄存器。

Offset Address: 0x37C0 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	rmii0_cksel	RMII0 时钟选择。 0：选择CRG时钟； 1：选择PAD输入。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	gmac0_if_cken	MAC0_IF 时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	gmac0_if_srst_req	MAC0_IF 的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG3569

PERI_CRG3569为GMAC 0时钟及软复位控制寄存器。

Offset Address: 0x37C4 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	gmac0_cken	GMAC0时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	gmac 0_srst_req	GMAC 0的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG3571

PERI_CRG3571为FE PHY0时钟及软复位控制寄存器。

Offset Address: 0x37CC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	ext_fephy0_cksel	外接FE PHY0时钟选择。 00：25MHz； 01：50MHz；其他：保留。	0x0
[11:1]	-	reserved	保留。	0x000
[0]	RW	ext_fephy0_srst_req	外接FE PHY0 的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG3584

PERI_CRG3584为网络1时钟及软复位控制寄存器。

Offset Address: 0x3800 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	rmii1_cksel	RMII1 时钟选择。 0：选择CRG时钟； 1：选择PAD输入。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	gmac1_if_cken	MAC1_IF 时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	gmac1_if_srst_req	MAC1_IF 的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG3585

PERI_CRG3585为GMAC 1时钟及软复位控制寄存器。

Offset Address: 0x3804 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	gmac 1_cken	GMAC 1时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	gmac 1_srst_req	GMAC 1的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG3587

PERI_CRG3587为FE PHY1时钟及软复位控制寄存器。

Offset Address: 0x380C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	ext_fephy1_cksel	外接FE PHY1时钟选择。 00：25MHz； 01：50MHz；其他：保留。	0x0
[11:1]	-	reserved	保留。	0x000
[0]	RW	ext_fephy1_srst_req	外接FE PHY1 的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG3632

PERI_CRG3632为USB2.0 PHY0时钟及软复位控制寄存器。

Offset Address: 0x38C0 Total Reset Value: 0x0000_0057

Bits	Access	Name	Description	Reset
[31:7]	-	reserved	保留。	0x000000
[6]	RW	usb2_phy0_apb_cken	USB2.0 PHY0 APB时钟门控。 0：关闭时钟； 1：打开时钟。	0x1
[5]	-	reserved	保留。	0x0
[4]	RW	usb2_phy0_xtal_cken	USB2.0 PHY0晶振参考时钟门控 0：关闭时钟； 1：打开时钟。	0x1
[3]	-	reserved	保留。	0x0
[2]	RW	usb2_phy0_apb_srst_req	USB2.0 PHY0 APB软复位请求。 0：不复位； 1：复位。	0x1
[1]	RW	usb2_phy0_treq	USB2.0 PHY0 TPOR软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	usb2_phy0_req	USB2.0 PHY0 POR软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG3640

PERI_CRG3640为USB2.0 PHY1时钟及软复位控制寄存器。

Offset Address: 0x38E0 Total Reset Value: 0x0000_0057

Bits	Access	Name	Description	Reset
[31:10]	-	reserved	保留。	0x000000
[9:8]	RW	usb2_phy1_pll_cksel	USB2.0 PHY1 PLL参考时钟源选择。 00：保留； 01：60MHz； 10：30MHz； 11：20MHz。	0x0
[7]	-	reserved	保留。	0x0
[6]	RW	usb2_phy1_apb_cken	USB2.0 PHY1 APB时钟门控。 0：关闭时钟； 1：打开时钟。	0x1
[5]	-	reserved	保留。	0x0
[4]	RW	usb2_phy1_xtal_cken	USB2.0 PHY1晶振参考时钟门控。 0：关闭时钟； 1：打开时钟。	0x1
[3]	-	reserved	保留。	0x0
[2]	RW	usb2_phy1_apb_srst_req	USB2.0 PHY1 APB软复位请求。 0：不复位； 1：复位。	0x1
[1]	RW	usb2_phy1_treq	USB2.0 PHY1 TPOR软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	usb2_phy1_req	USB2.0 PHY1 POR软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG3664

PERI_CRG3664为USB3.0兼容(USB2.0) CTRL0时钟及软复位控制寄存器。

Offset Address: 0x3940 Total Reset Value: 0x0003_0001

Bits	Access	Name	Description	Reset
[31:22]	-	reserved	保留。	0x000
[21]	RW	usb3_0_phy_clk_pctrl	USB3.0_0 PHY PIPE时钟相位控制。默认正向。 0：时钟不取反； 1：时钟取反。	0x0
[20:19]	-	reserved	保留。	0x0
[18]	RW	usb3_0_pclk_occ_sel	USB3.0_0 时钟源选择。 0：选择PHY时钟； 1：选择内部CRG 输出时钟。	0x0
[17]	-	reserved	保留。	0x1
[16]	RW	usb3_0_freeclk_cksel	USB3.0_0 控制器时钟源选择。 0：选择USB2.0 PHY0 UTMI时钟； 1：选择USB2.0 PHY0 FREECLK时钟。	0x1
[15:13]	-	reserved	保留。	0x0
[12]	RW	usb3_0_pipe_cken	USB3.0_0控制器PIPE时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[11:9]	-	reserved	保留。	0x0
[8]	RW	usb3_0_utmi_cken	USB3.0_0控制器 UTMI时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[7]	-	reserved	保留。	0x0
[6]	RW	usb3_0_suspend_cken	USB3.0_0控制器SUSPEND时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[5]	RW	usb3_0_ref_cken	USB3.0_0控制器REF时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	usb3_0_bus_cken	USB3.0_0控制器总线时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	usb3_0_srst_req	USB3.0_0控制器软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG3665

PERI_CRG3665为USB3.0 PHY0时钟及软复位控制寄存器。

Offset Address: 0x3944 Total Reset Value: 0x0000_0013

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	usb3phy0_refclk_sel	USB3.0 PHY0参考时钟源选择。 0：100MHz； 1：25MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	-	reserved	保留。	0x1
[3:2]	-	reserved	保留。	0x0
[1]	RW	usb3phy0_test_srst_req	USB3.0 PHY0 TEST软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	usb3phy0_srst_req	USB3.0 PHY0 端口软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG3672

PERI_CRG3672为USB3.0(兼容USB2.0) CTRL1时钟及软复位控制寄存器。

Offset Address: 0x3960 Total Reset Value: 0x0003_0001

Bits	Access	Name	Description	Reset
[31:22]	-	reserved	保留。	0x000
[21]	RW	usb3_1_phy_clk_pctrl	USB3.0_1 PHY PIPE时钟相位控制。默认正向。 0：时钟不取反； 1：时钟取反。	0x0
[20:19]	-	reserved	保留。	0x0
[18]	RW	usb3_1_pclk_occ_sel	USB3.0_1 时钟源选择。 0：选择PHY时钟； 1：选择内部CRG输出时钟。	0x0
[17]	-	reserved	保留。	0x1
[16]	RW	usb3_1_freeclk_cksel	USB3.0_1 控制器时钟源选择。 0：选择USB2.0 PHY1 UTMI时钟； 1：选择USB2.0 PHY1 FREECLK时钟。	0x1
[15:13]	-	reserved	保留。	0x0
[12]	RW	usb3_1_pipe_cken	USB3.0_1控制器PIPE时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[11:9]	-	reserved	保留。	0x0
[8]	RW	usb3_1_utmi_cken	USB3.0_1控制器 UTMI时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[7]	-	reserved	保留。	0x0
[6]	RW	usb3_1_suspend_cken	USB3.0_1控制器SUSPEND时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[5]	RW	usb3_1_ref_cken	USB3.0_1控制器REF时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	usb3_1_bus_cken	USB3.0_1控制器总线时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	usb3_1_srst_req	USB3.0_1控制器软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG3673

PERI_CRG3673为USB3.0 PHY1时钟及软复位控制寄存器。

Offset Address: 0x3964 Total Reset Value: 0x0000_0013

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	usb3phy1_refclk_sel	USB3.0 PHY1参考时钟源选择。 0：100MHz； 1：25MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	-	reserved	保留。	0x1
[3:2]	-	reserved	保留。	0x0
[1]	RW	usb3phy1_test_srst_req	USB3.0 PHY1 TEST软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	usb3phy1_srst_req	USB3.0 PHY1 端口软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG_PLL3728

PERI_CRG_PLL3728为PCIE时钟及软复位控制寄存器。

Offset Address: 0x3A40 Total Reset Value: 0x0000_00F7

Bits	Access	Name	Description	Reset
[31:26]	-	reserved	保留。	0x00
[25]	RW	pcie_test_srst_req_sel	PCIE PHY TEST上电复位源头选择。 0：PCIE CTRL输出； 1：CRG输出。	0x0
[24]	RW	pcie_srst_req_sel	PCIE PHY 上电复位源头选择。 0：PCIE CTRL输出； 1：CRG输出。	0x0
[23:21]	-	reserved	保留。	0x0
[20]	RW	pciephy_clk_pctrl	PCIE PHY时钟相位控制，默认正向。 0：正向时钟； 1：反向时钟。	0x0
[19:13]	-	reserved	保留。	0x00
[12]	RW	pcie_io_crgclk_sel	PCIE IO时钟源头选择。 0：自PCIE PHY； 1：自系统PLL。	0x0
[11:8]	-	reserved	保留。	0x0
[7]	RW	pcie_aux_cken	PCIE CTRL AUX时钟门控。 0：关闭时钟； 1：打开时钟。	0x1
[6]	RW	pcie_pipe_cken	PCIE CTRL PIPE时钟门控。 0：关闭时钟； 1：打开时钟。	0x1
[5]	RW	pcie_sys_cken	PCIE CTRL SYS时钟门控。 0：关闭时钟； 1：打开时钟。	0x1
[4]	RW	pcie_bus_cken	PCIE CTRL 总线时钟门控。 0：关闭时钟； 1：打开时钟。	0x1
[3]	-	reserved	保留。	0x0
[2]	RW	pcie_srst_req	PCIE CTRL 软复位请求。 0：撤销复位； 1：复位。	0x1
[1]	RW	pcie_sys_srst_req	PCIE CTRL SYS软复位请求。 0：撤销复位； 1：复位。	0x1
[0]	RW	pcie_bus_srst_req	PCIE CTRL 总线软复位请求。 0：撤销复位； 1：复位。	0x1

PERI_CRG3730

PERI_CRG3730为PCIE输出时钟控制寄存器。

Offset Address: 0x3A48 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:3]	-	reserved	保留。	0x00000000
[2:0]	RW	pcie_ clk_ctrl	PCIE输出差分时钟PAD OE控制方式。 000：强制打开； 001：强制关闭；其他：保留。	0x0

PERI_CRG_PLL3734

PERI_CRG_PLL3734为PCIE PHY时钟及软复位控制寄存器。

Offset Address: 0x3A58 Total Reset Value: 0x0000_0013

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	pciephy_refclk_sel	PCIE PHY参考时钟内部模式时钟源选择。(选择PCIE_IO供时钟时该bit无效) 0：100MHz； 1：25MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	-	reserved	保留。	0x1
[3:2]	-	reserved	保留。	0x0
[1]	RW	pciephy_test_srst_req	PCIE PHY TEST软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	pciephy_srst_req	PCIE PHY 端口软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG4048

PERI_CRG4048为FMC相关的时钟及软复位控制寄存器。

Offset Address: 0x3F40 Total Reset Value: 0x0000_0010

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	fmc_cksel	FMC 时钟源选择。(SDR模式下，接口时钟为以下时钟的2分频；DDR模式下，接口时钟为以下时钟的4分频) 000：24MHz； 001：99MHz； 010：148.5MHz； 011：198MHz； 100：250MHz(仅DDR模式可选)； 101：297MHz(仅DDR模式可选)； 110：396MHz(仅DDR模式可选)； 111：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	fmc_cken	FMC时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x1
[3:1]	-	reserved	保留。	0x0
[0]	RW	fmc_srst_req	FMC的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4049

PERI_CRG4049为FMC频率指示寄存器。

Offset Address: 0x3F44 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:11]	-	reserved	保留。	0x000000
[10:8]	RO	fmc_sc_seled	FMC 时钟切换完成指示信号。 000：24MHz； 001：99MHz； 010：148.5MHz； 011：198MHz； 100：250MHz(仅DDR模式可选)； 101：297MHz(仅DDR模式可选)； 110：396MHz(仅DDR模式可选)； 111：保留。	0x0
[7:0]	-	reserved	保留。	0x00

PERI_CRG4192

PERI_CRG4192为UART0时钟及复位控制寄存器。

Offset Address: 0x4180 Total Reset Value: 0x0000_1010

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	uart0_cksel	UART0 时钟选择。 00：50MHz； 01：24MHz； 10：3MHz； 11：100MHz。	0x1
[11:5]	-	reserved	保留。	0x00
[4]	RW	uart0_cken	UART0时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x1
[3:1]	-	reserved	保留。	0x0
[0]	RW	uart0_srst_req	UART0的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4194

PERI_CRG4194为UART1时钟及复位控制寄存器。

Offset Address: 0x4188 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	uart1_cksel	UART1 时钟选择。 00：50MHz； 01：24MHz； 10：3MHz； 11：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	uart1_cken	UART1时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	uart1_srst_req	UART1的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4196

PERI_CRG4196为UART2时钟及复位控制寄存器。

Offset Address: 0x4190 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	uart2_cksel	UART2 时钟选择。 00：50MHz； 01：24MHz； 10：3MHz； 11：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	uart2_cken	UART2时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	uart2_srst_req	UART2的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4198

PERI_CRG4198为UART3时钟及复位控制寄存器。

Offset Address: 0x4198 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	uart3_cksel	UART3 时钟选择。 00：50MHz； 01：24MHz； 10：3MHz； 11：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	uart3_cken	UART3时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	uart3_srst_req	UART3的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4200

PERI_CRG4200为UART4时钟及复位控制寄存器。

Offset Address: 0x41A0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	uart4_cksel	UART4 时钟选择。 00：50MHz； 01：24MHz； 10：3MHz； 11：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	uart4_cken	UART4时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	uart4_srst_req	UART4的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4202

PERI_CRG4202为UART5时钟及复位控制寄存器。

Offset Address: 0x41A8 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	uart5_cksel	UART5 时钟选择。 00：50MHz； 01：24MHz； 10：3MHz； 11：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	uart5_cken	UART5时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	uart5_srst_req	UART5的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4256

PERI_CRG4256为I2C0时钟及复位控制寄存器。

Offset Address: 0x4280 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	i2c0_cksel	I2C0 时钟选择。 0：50MHz； 1：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	i2c0_cken	I2C0时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	i2c0_srst_req	I2C0的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4258

PERI_CRG4258为I2C1时钟及复位控制寄存器。

Offset Address: 0x4288 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	i2c1_cksel	I2C1 时钟选择。 0：50MHz； 1：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	i2c1_cken	I2C1时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	i2c1_srst_req	I2C1的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4260

PERI_CRG4260为I2C2时钟及复位控制寄存器。

Offset Address: 0x4290 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	i2c2_cksel	I2C2 时钟选择。 0：50MHz； 1：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	i2c2_cken	I2C2时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	i2c2_srst_req	I2C2的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4262

PERI_CRG4262为I2C3时钟及复位控制寄存器。

Offset Address: 0x4298 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	i2c3_cksel	I2C3 时钟选择。 0：50MHz； 1：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	i2c3_cken	I2C3时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	i2c3_srst_req	I2C3的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4264

PERI_CRG4264为I2C4时钟及复位控制寄存器。

Offset Address: 0x42A0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	i2c4_cksel	I2C4 时钟选择。 0：50MHz； 1：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	i2c4_cken	I2C4时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	i2c4_srst_req	I2C4的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4266

PERI_CRG4266为I2C5时钟及复位控制寄存器。

Offset Address: 0x42A8 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12]	RW	i2c5_cksel	I2C5 时钟选择。 0：50MHz； 1：100MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	i2c5_cken	I2C5时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	i2c5_srst_req	I2C5的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4384

PERI_CRG4384为SPI0时钟及复位控制寄存器。

Offset Address: 0x4480 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ssp0_cken	SPI0时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	ssp0_srst_req	SPI0的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4386

PERI_CRG4386为SPI1时钟及复位控制寄存器。

Offset Address: 0x4488 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ssp1_cken	SPI1时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	ssp1_srst_req	SPI1的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4388

PERI_CRG4388为SPI2时钟及复位控制寄存器。

Offset Address: 0x4490 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ssp2_cken	SPI2时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	ssp2_srst_req	SPI2的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4390

PERI_CRG4390为SPI3时钟及复位控制寄存器。

Offset Address: 0x4498 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ssp3_cken	SPI3时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	ssp3_srst_req	SPI3的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4392

PERI_CRG4392为SPI 3wire时钟及复位控制寄存器。

Offset Address: 0x44A0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ssp_3w_cken	SPI 3Wire时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	ssp_3w_srst_req	SPI 3Wire的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG4448

PERI_CRG4448为SVB PWM时钟软复位控制寄存器。

Offset Address: 0x4580 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	svb_pwm_cksel	SVB PWM时钟选择。 00：200MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	svb_pwm_cken	SVB PWM时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	svb_pwm_srst_req	SVB PWM的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4450

PERI_CRG4450为PWM0时钟软复位控制寄存器。

Offset Address: 0x4588 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	pwm0_cksel	PWM0时钟选择。 000：200MHz； 100：PERI_CRG8464.sensor0_cksel； 101：PERI_CRG8472.sensor1_cksel； 110：PERI_CRG8480.sensor2_cksel； 111：PERI_CRG8488.sensor2_cksel；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	pwm0_cken	PWM0时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	pwm0_srst_req	PWM0的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4452

PERI_CRG4452为PWM1时钟软复位控制寄存器。

Offset Address: 0x4590 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	pwm1_cksel	PWM1时钟选择。 00：200MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	pwm1_cken	PWM1时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	pwm1_srst_req	PWM1的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4496

PERI_CRG4496为IR时钟软复位控制寄存器。

Offset Address: 0x4640 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	ir_cken	IR时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	ir_srst_req	IR的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4498

PERI_CRG4498为VI 热成像时钟软复位控制寄存器。

Offset Address: 0x4648 Total Reset Value: 0x0020_0000

Bits	Access	Name	Description	Reset
[31:22]	-	reserved	保留。	0x000
[21]	RW	vi_ir_rx_pctrl	VI 热成像 RX方向时钟相位控制，默认反向。 0：正向时钟； 1：反向时钟。	0x1
[20]	RW	vi_ir_tx_pctrl	VI 热成像 TX方向时钟相位控制，默认正向。 0：正向时钟； 1：反向时钟。	0x0
[19:15]	-	reserved	保留。	0x00
[14:12]	RW	vi_ir_cksel	VI热成像时钟选择。 000：22MHz； 001：25MHz； 010：40MHz； 011：45MHz； 100：74.25MHz； 101：85MHz； 111：APLL FOUT4二分频；其他：保留。	0x0
[11:7]	-	reserved	保留。	0x00
[6]	RW	vi_ir_apb_cken	VI热成像APB总线时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[5]	RW	vi_ir_rx_cken	VI热成像控制器RX时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[4]	RW	vi_ir_tx_cken	VI热成像控制器TX时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3]	RW	vi_ir_sensor_srst_req	VI热成像sensor软复位请求。 0：不复位； 1：复位。	0x0
[2]	RW	vi_ir_apb_srst_req	VI热成像APB总线时钟域软复位请求。 0：不复位； 1：复位。	0x0
[1]	RW	vi_ir_rx_srst_req	VI热成像控制器RX逻辑软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	vi_ir_tx_srst_req	VI热成像控制器TX逻辑软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG4528

PERI_CRG4528为LSADC时钟软复位控制寄存器。

Offset Address: 0x46C0 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	lsadc_cken	LSADC时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	lsadc_srst_req	LSADC的软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG6400

PERI_CRG6400为MCU时钟及软复位控制寄存器。

Offset Address: 0x6400 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	mcu_cksel	MCU时钟选择。 000：24MHz； 001：297MHz； 010：396MHz； 011：475MHz； 100: 500MHz；其他：保留。	0x0
[11:6]	-	reserved	保留。	0x00
[5]	RW	mcu_mtime_cken	MCU MTIME时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	mcu_cken	MCU时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	mcu_mtime_srst_req	MCU MTIME的软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	mcu_srst_req	MCU的软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG6401

PERI_CRG6401为MCU频率指示寄存器。

Offset Address: 0x6404 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:11]	-	reserved	保留。	0x000000
[10:8]	RO	vmcu_sc_seled	MCU 时钟切换完成指示信号。 000：24MHz； 001：297MHz； 010：396MHz； 011：475MHz； 100：500MHz；其他：保留。	0x0
[7:0]	-	reserved	保留。	0x00

PERI_CRG6466

PERI_CRG6466为DSP0 REE侧写权限控制寄存器。

Offset Address: 0x6508 Total Reset Value: 0x0000_000A


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	dsp0_cfg_nonsec_wr_disable	DSP0 REE侧写权限配置信号。 0xA：允许REE写；其他：不允许REE写。	0xA

PERI_CRG6472

PERI_CRG6472为DSP1 REE侧写权限控制寄存器。

Offset Address: 0x6520 Total Reset Value: 0x0000_000A


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	dsp1_cfg_nonsec_wr_disable	DSP1 REE侧写权限配置信号。 0xA：允许REE写；其他：不允许REE写。	0xA

PERI_CRG6563

PERI_CRG6563为NPU REE侧写权限控制寄存器。

Offset Address: 0x668C Total Reset Value: 0x0000_000A


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	npu_cfg_nonsec_wr_disable	NPU REE侧写权限配置信号。 0xA：允许REE写；其他：不允许REE写。	0xA

PERI_CRG8144

PERI_CRG8144为HDMI TX CTRL时钟及复位控制寄存器。

Offset Address: 0x7F40 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:9]	-	reserved	保留。	0x000000
[8]	RW	hdmitx_ctrl_cec_srst_req	HDMI TX CTRL CEC软复位请求。 0：不复位； 1：复位。	0x0
[7]	RW	hdmitx_ctrl_srst_req	HDMI TX CTRL软复位请求。 0：不复位； 1：复位。	0x0
[6]	RW	hdmitx_ctrl_bus_srst_req	HDMI TX APB总线软复位请求。 0：不复位； 1：复位。	0x0
[5]	RW	hdmitx_ctrl_as_cken	HDMI TX CTRL AS时钟门控。 0：关断； 1：打开。	0x0
[4]	RW	hdmitx_ctrl_os_cken	HDMI TX CTRL OS 60MHz时钟门控。 0：关断； 1：打开。	0x0
[3]	RW	hdmitx_ctrl_cec_cken	HDMI TX CTRL CEC时钟门控。 0：关断； 1：打开。	0x0
[2]	RW	hdmitx_ctrl_osc_24m_cken	HDMI TX OS 24MHz时钟门控。 0：关断； 1：打开。	0x0
[1:0]	-	reserved	保留。	0x0

PERI_CRG8152

PERI_CRG8152为HDMITX PHY时钟及复位控制寄存器。

Offset Address: 0x7F60 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:9]	-	reserved	保留。	0x000000
[8]	RW	hdmitx_phy_clk_pctrl	HDMIPHY 接口时钟相位控制。默认正向。 0：时钟不取反； 1：时钟取反。	0x0
[7]	RW	ac_ctrl_bus_srst_req	HDMITX PHY AC_CTRL PCLK软复位请求。 0：不复位； 1：复位。	0x0
[6]	RW	ac_ctrl_srst_req	HDMITX PHY AC_CTRL 软复位请求。 0：不复位； 1：复位。	0x0
[5]	RW	hdmitx_phy_bus_srst_req	HDMITX PHY APB软复位请求。 0：不复位； 1：复位。	0x0
[4]	RW	hdmitx_phy_srst_req	HDMITX PHY软复位请求。 0：不复位； 1：复位。	0x0
[3]	-	reserved	保留。	0x0
[2]	RW	ac_ctrl_modclk_cken	HDMITX PHY AC CTRL modclk时钟门控。 0：关断； 1：打开。	0x0
[1]	RW	hdmitx_phy_modclk_cken	HDMITX PHY modclk时钟门控。 0：关断； 1：打开。	0x0
[0]	RW	hdmitx_phy_tmds_cken	HDMITX PHY TMDS时钟门控。 0：关断； 1：打开。	0x0

PERI_CRG8272

PERI_CRG8272为MIPI TX时钟及软复位控制寄存器。

Offset Address: 0x8140 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	RW	mipitx_refdiv	MIPITXPHY 参考高频时钟分频系数当mipitx_ref_cksel为2'b10或2'b11时生效。 n: n+1分频	0x00
[23:5]	-	reserved	保留。	0x00000
[4]	RW	mipitxphy_clk_pctrl	MIPITX PHY 接口时钟相位控制。 0：时钟不取反； 1：时钟取反。	0x0
[3:2]	RW	mipitx_ref_cksel	MIPITX PHY参考时钟选择 00：19.2MHz； 01：27MHz； 10：HPLL VCO分频时钟； 11：PIXEL分频时钟。	0x0
[1]	RW	mipitx_srst_req	MIPITX CTRL 软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	mipitx_cken	MIPITX CTRL 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0

PERI_CRG8336

PERI_CRG8336为VDP工作时钟及复位控制寄存器。

Offset Address: 0x8240 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:10]	-	reserved	保留。	0x000000
[9]	RW	vdp_acken	VDP AXI总线时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[8]	RW	vdp_pcken	VDP APB总线时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[7:1]	-	reserved	保留。	0x00
[0]	RW	vdp_srst_req	VDP 软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8338

PERI_CRG8338为VDP BT(BT.656/BT.1120)输出时钟相位配置寄存器。

Offset Address: 0x8248 Total Reset Value: 0x0010_0000

Bits	Access	Name	Description	Reset
[31:21]	-	reserved	保留。	0x000
[20]	RW	voout_hd_pctrl	VDP输出时钟(芯片输出时钟)相位控制。默认取反 0：时钟不取反； 1：时钟取反。	0x1
[19:0]	-	reserved	保留。	0x00000

PERI_CRG8340

PERI_CRG8340为VDP DHD0时钟分频系数及时钟相位。

Offset Address: 0x8250 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:26]	-	reserved	保留。	0x00
[25:24]	RW	vdp_hd0_div	VDP DHD0输出随路时钟分频比。 00：一分频； 01：二分频； 10：三分频； 11：四分频。	0x0
[23:16]	-	reserved	保留。	0x00
[15]	RW	vdp_ppc_hd0_cfg_cksel	VDP PPC CFG时钟源头选择。当vdp_ppc_hd0_sc_cksel=0， 0：300MHz； 1：150MHz。当vdp_ppc_hd0_sc_cksel=1， 0：HPLL POSTDIV二分频； 1：HPLL POSTDIV四分频。	0x0
[14]	RW	vdp_ppc_hd0_cksel	VDP PPC时钟源头选择。当vdp_ppc_hd0_sc_cksel=0， 0：600MHz； 1：300MHz。当vdp_ppc_hd0_sc_cksel=1， 0：HPLL POSTDIV； 1：HPLL POSTDIV二分频。	0x0
[13]	RW	vdp_ppc_hd0_sc_cksel	VDP PPC和CFG分频源时钟选择(影响vdp_ppc_hd0_cksel和vdp_ppc_hd0_cfg_cksel)。 0：600MHz； 1：HPLL POSTDIV。	0x0
[12]	RW	vdp_hd0_cksel	VDP HD0时钟源头选择。 0：HPLL POSTDIV； 1：HPLL FOUT4。	0x0
[11:7]	-	reserved	保留。	0x00
[6]	RW	vdp_ppc_hd0_cfg_cken	VDP PPC CFG时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[5]	RW	vdp_ppc_hd0_cken	VDP PPC时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	vdp_hd0_cken	VDP DHD0时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG8341

PERI_CRG8341为VDP DHD1时钟分频系数及时钟相位。

Offset Address: 0x8254 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:26]	-	reserved	保留。	0x00
[25:24]	RW	vdp_hd1_div	VDP DHD1输出随路时钟分频比。 00：一分频； 01：二分频； 10：三分频； 11：四分频。	0x0
[23:16]	-	reserved	保留。	0x00
[15:12]	RW	vdp_hd1_cksel	VDP DHD1时钟源头选择。 0x0：148.5MHz； 0x1：134MHz； 0x2：108MHz； 0x3：74.25MHz； 0x4：64MHz； 0x5：54MHz； 0x6：37.125MHz； 0x7：13.5MHz； 0x8：RGB时钟；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vdp_hd1_cken	VDP DHD1时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG8342

PERI_CRG8342为VDP SD时钟门控及时钟选择控制寄存器。

Offset Address: 0x8258 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	vdp_sd_cken	VDP SD时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG8346

PERI_CRG8346为VDP RGB时钟配置寄存器。

Offset Address: 0x8268 Total Reset Value: 0x0015_E4C3

Bits	Access	Name	Description	Reset
[31:28]	-	reserved	保留。	0x0
[27]	RW	lcd_cken	RGB分频器时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[26:0]	RW	lcd_mclk_div	RGB分频时钟，可配置。假定目标频率X(MHz)，则 lcd_mclk_div = (X/1188) * 2^27；最大75MHz。	0x015E4C3

PERI_CRG8348

PERI_CRG8348为VDP BT(BT.1120/BT.656)时钟门控及时钟选择控制寄存器。

Offset Address: 0x8270 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	vdp_bt_cksel	VDP BT 时钟源选择。 00：DHD0时钟(来自PERI_CRG8340.vdp_hd0_cksel选出来的时钟)； 01：DHD1时钟(来自PERI_CRG8341.vdp_hd1_cksel选出来的时钟)；其他：保留。	0x0
[11:6]	-	reserved	保留。	0x00
[5]	RW	vdp_bt_cken	VDP BT时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	vdp_bt_bp_cken	VDP BT BP时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG8350

PERI_CRG8350为VDP SD DAC时钟分频系数及时钟相位。

Offset Address: 0x8278 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:21]	-	reserved	保留。	0x000
[20]	RW	sd_dac_pctrl	SD DAC时钟相位控制。 0：正向时钟； 1：反向时钟。	0x0
[19:5]	-	reserved	保留。	0x0000
[4]	RW	vdp_sd_dac_cken	SD DAC时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG8351

PERI_CRG8351为HDMI PIXEL时钟控制寄存器。

Offset Address: 0x827C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:6]	-	reserved	保留。	0x000000
[5]	RW	hdmi_vdp_cken	VDP的HDMI时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	hdmi_pixel_cken	HDMI pixel 时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG8352

PERI_CRG8352为MIPITX PIXEL时钟控制寄存器。

Offset Address: 0x8280 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:21]	-	reserved	保留。	0x000
[20]	RW	mipi_pixel_cksel	MIPITX CTRL PIXEL 时钟源选择。 0：DHD0时钟(来自PERI_CRG8340.vdp_hd0_cksel选出来的时钟)； 1：DHD1时钟(来自PERI_CRG8341.vdp_hd1_cksel选出来的时钟)。	0x0
[19:6]	-	reserved	保留。	0x0000
[5]	RW	mipi_vdp_cken	VDP的MIPI时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	mipi_pixel_cken	MIPI PIXEL 时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG8464

PERI_CRG8464为SENSOR0时钟复位配置寄存器。

Offset Address: 0x8440 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:16]	-	reserved	保留。	0x0000
[15:12]	RW	sensor0_cksel	SENSOR0时钟(芯片输出给sensor的参考时钟)选择。 0x0：74.25MHz； 0x1：72MHz； 0x2：54MHz； 0x3：50MHz； 0x4：24MHz； 0x8：37MHz； 0x9：36MHz； 0xA：27MHz； 0xB：25MHz； 0xC: 12MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	sensor0_cken	SENSOR0时钟(芯片输出给sensor的参考时钟)门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	sensor0_ctrl_srst_req	SENSOR0 从模式控制模块软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	sensor0_srst_req	SENSOR0 软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8472

PERI_CRG8472为SENSOR1时钟复位配置寄存器。

Offset Address: 0x8460 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:16]	-	reserved	保留。	0x0000
[15:12]	RW	sensor1_cksel	SENSOR1时钟(芯片输出给sensor的参考时钟)选择。 0x0：74.25MHz； 0x1：72MHz； 0x2：54MHz； 0x3：50MHz； 0x4：24MHz； 0x8：37MHz； 0x9：36MHz； 0xA：27MHz； 0xB：25MHz； 0xC：12MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	sensor1_cken	SENSOR1时钟(芯片输出给sensor的参考时钟)门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	sensor1_ctrl_srst_req	SENSOR1 从模式控制模块软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	sensor1_srst_req	SENSOR1 软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8480

PERI_CRG8480为SENSOR2时钟复位配置寄存器。

Offset Address: 0x8480 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:16]	-	reserved	保留。	0x0000
[15:12]	RW	sensor2_cksel	SENSOR2时钟(芯片输出给sensor的参考时钟)选择。 0x0：74.25MHz； 0x1：72MHz； 0x2：54MHz； 0x3：50MHz； 0x4：24MHz； 0x8：37MHz； 0x9：36MHz； 0xA：27MHz； 0xB：25MHz； 0xC：12MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	sensor2_cken	SENSOR2时钟(芯片输出给sensor的参考时钟)门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	sensor2_ctrl_srst_req	SENSOR2 从模式控制模块软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	sensor2_srst_req	SENSOR2 软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8488

PERI_CRG8488为SENSOR3时钟复位配置寄存器。

Offset Address: 0x84A0 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:16]	-	reserved	保留。	0x0000
[15:12]	RW	sensor3_cksel	SENSOR3时钟(芯片输出给sensor的参考时钟)选择。 0x0：74.25MHz； 0x1：72MHz； 0x2：54MHz； 0x3：50MHz； 0x4：24MHz； 0x8：37MHz； 0x9：36MHz； 0xA：27MHz； 0xB：25MHz； 0xC: 12MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	sensor3_cken	SENSOR3时钟(芯片输出给sensor的参考时钟)门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	sensor3_ctrl_srst_req	SENSOR3 从模式控制模块软复位请求。 0：不复位； 1：复位。	0x0
[0]	RW	sensor3_srst_req	SENSOR3 软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8528

PERI_CRG8528为MIPI_RX CTRL时钟复位配置寄存器。

Offset Address: 0x8540 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:21]	-	reserved	保留。	0x000
[20]	RW	mipi_hs_pctrl	MIPI PHY HS接口时钟相位控制。 0：时钟不取反； 1：时钟取反。	0x0
[19:6]	-	reserved	保留。	0x0000
[5]	RW	mipi_bus_cken	MIPI 总线逻辑时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[4]	RW	cil_cken	MIPI CIL逻辑时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	mipi_bus_srst_req	MIPI 总线逻辑软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8536

PERI_CRG8536为MIPI_RX PIX0时钟复位配置寄存器。

Offset Address: 0x8560 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	mipi_pix0_cken	MIPI PIX0 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	mipi_pix0_core_srst_req	MIPI PIX0的CORE逻辑软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8544

PERI_CRG8544为MIPI_RX PIX1时钟复位配置寄存器。

Offset Address: 0x8580 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	mipi_pix1_cken	MIPI PIX1 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	mipi_pix1_core_srst_req	MIPI PIX1的CORE逻辑软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8552

PERI_CRG8552为MIPI_RX PIX2时钟复位配置寄存器。

Offset Address: 0x85A0 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	mipi_pix2_cken	MIPI PIX2 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	mipi_pix2_core_srst_req	MIPI PIX2的CORE逻辑软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG8560

PERI_CRG8560为MIPI_RX PIX3时钟复位配置寄存器。

Offset Address: 0x85C0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4]	RW	mipi_pix3_cken	MIPI PIX3 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	mipi_pix3_core_srst_req	MIPI PIX3的CORE逻辑软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG9296

PERI_CRG9296为VICAP时钟及复位控制寄存器。

Offset Address: 0x9140 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	vi_ppc_cksel	VICAP 工作时钟选择。 000：150MHz； 001：300MHz; 010：396MHz; 011：475MHz；其他：600MHz。	0x0
[11:6]	-	reserved	保留。	0x00
[5]	RW	vi_bus_cken	VICAP BUS 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[4]	RW	vi_ppc_cken	VICAP PPC时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	vi_bus_srst_req	VICAP BUS 软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	vi_ppc_srst_req	VICAP PPC 软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG9297

PERI_CRG9297为VICAP复位状态寄存器。

Offset Address: 0x9144 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RO	vicap_softrst_state	VICAP复位状态。 0：复位未完成； 1：复位完成，可以撤销软复位。	0x0

PERI_CRG9298

PERI_CRG9298为VICAP CH(Channel)和PT(Port)时钟控制寄存器。

Offset Address: 0x9148 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:12]	-	reserved	保留。	0x00000
[11]	RW	vi_ppc_ch3_cken	VICAP PPC CH3时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[10]	RW	vi_ppc_ch2_cken	VICAP PPC CH2时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[9]	RW	vi_ppc_ch1_cken	VICAP PPC CH1时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[8]	RW	vi_ppc_ch0_cken	VICAP PPC CH0时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[7]	RW	vi_ppc_pt3_cken	VICAP PPC PT3时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[6]	RW	vi_ppc_pt2_cken	VICAP PPC PT2时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[5]	RW	vi_ppc_pt1_cken	VICAP PPC PT1时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[4]	RW	vi_ppc_pt0_cken	VICAP PPC PT0时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:0]	-	reserved	保留。	0x0

PERI_CRG9300

PERI_CRG9300为VI ISP0时钟及复位控制寄存器。

Offset Address: 0x9150 Total Reset Value: 0x0000_0003


Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	isp0_cksel	ISP0时钟选择。 000：150MHz； 001：300MHz； 010：396MHz； 011：475MHz；其他：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	isp0_cken	ISP0 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	isp0_core_srst_req	ISP0 core 软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	isp0_cfg_srst_req	ISP0 cfg 软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG9301

PERI_CRG9301为VI ISP1时钟及复位控制寄存器。

Offset Address: 0x9154 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	isp1_cksel	ISP1时钟选择。 000：150MHz； 001：300MHz； 010：396MHz； 011：475MHz；其他：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	isp1_cken	ISP1 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	isp1_core_srst_req	ISP1 core 软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	isp1_cfg_srst_req	ISP1 cfg 软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG9302

PERI_CRG9302为VI ISP2时钟及复位控制寄存器。

Offset Address: 0x9158 Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	isp2_cksel	ISP2时钟选择。 000：150MHz； 001：300MHz； 010：396MHz； 011：475MHz；其他：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	isp2_cken	ISP2 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	isp2_core_srst_req	ISP2 core 软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	isp2_cfg_srst_req	ISP2 cfg 软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG9303

PERI_CRG9303为VI ISP3时钟及复位控制寄存器。

Offset Address: 0x915C Total Reset Value: 0x0000_0003

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	isp3_cksel	ISP3时钟选择。 000：150MHz； 001：300MHz； 010：396MHz； 011：475MHz；其他：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	isp3_cken	ISP3 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:2]	-	reserved	保留。	0x0
[1]	RW	isp3_core_srst_req	ISP3 core 软复位请求。 0：不复位； 1：复位。	0x1
[0]	RW	isp3_cfg_srst_req	ISP3 cfg 软复位请求。 0：不复位； 1：复位。	0x1

PERI_CRG9304

PERI_CRG9304为VI COMS0时钟及复位控制寄存器。

Offset Address: 0x9160 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:21]	-	reserved	保留。	0x000
[20]	RW	vi_cmos0_pctrl	VI CMOS时钟相位控制。 0：时钟不取反； 1：时钟取反。	0x0
[19:0]	-	reserved	保留。	0x00000

PERI_CRG9305

PERI_CRG9305为VICAP PORT0时钟及复位控制寄存器。

Offset Address: 0x9164 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	vi_p0_cksel	VICAP PORT0时钟选择。 000：100MHz； 001：150MHz； 010：200MHz； 011：250MHz； 100：300MHz； 101：396MHz； 110：475MHz； 111：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vi_p0_cken	VICAP PORT0 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	vi_p0_srst_req	VICAP PORT0软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG9313

PERI_CRG9313为VICAP PORT1时钟及复位控制寄存器。

Offset Address: 0x9184 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	vi_p1_cksel	VICAP PORT1时钟选择。 000：100MHz； 001：150MHz； 010：200MHz； 011：250MHz； 100：300MHz； 101：VI 热成像时钟； 110：475MHz； 111：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vi_p1_cken	VICAP PORT1 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	vi_p1_srst_req	VICAP PORT1软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG9321

PERI_CRG9321为VICAP PORT2时钟及复位控制寄存器。

Offset Address: 0x91A4 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	vi_p2_cksel	VICAP PORT2时钟选择： 000：100MHz； 001：150MHz； 010：200MHz； 011：250MHz； 100：300MHz； 101：396MHz； 110：475MHz； 111：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vi_p2_cken	VICAP PORT2 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	vi_p2_srst_req	VICAP PORT2软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG9329

PERI_CRG9329为VI PORT3时钟及复位控制寄存器。

Offset Address: 0x91C4 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	vi_p3_cksel	VICAP PORT3时钟选择： 000：100MHz； 001：150MHz； 010：200MHz； 011：250MHz； 100：300MHz； 101：VI CMOS时钟； 110：475MHz； 111：600MHz。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vi_p3_cken	VICAP PORT3 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	vi_p3_srst_req	VICAP PORT3软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG9680

PERI_CRG9680为VIPROC时钟及复位配置寄存器。

Offset Address: 0x9740 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:17]	-	reserved	保留。	0x0000
[16]	RW	viproc_online_cksel	VIPROC 在线模式选择。 0：离线，clk_viproc_pre； 1：在线，clk_isp0。	0x0
[15]	-	reserved	保留。	0x0
[14:12]	RW	viproc_cksel	VIPROC离线模式时钟选择。 000：150MHz； 001：300MHz； 010：396MHz； 011：475MHz； 100：600MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	viproc_cken	VIPROC 时钟门控。 0：时钟关闭； 1：时钟打开。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	viproc_srst_req	VIPROC 软复位请求。 0：不复位； 1：复位。	0x0

PERI_CRG9681

PERI_CRG9681为VIPROC复位状态寄存器。

Offset Address: 0x9744 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	RO	reserved	保留。	0x00000000
[0]	RO	viproc_softrst_state	VIPROC复位状态。 0：撤消成功； 1：复位。	0x0

PERI_CRG9936

PERI_CRG9936为VPSS时钟及软复位控制寄存器。

Offset Address: 0x9B40 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:17]	-	reserved	保留。	0x0000
[16]	RW	vpss_online_cksel	VPSS在线模式时钟选择。 0：clk_vpss； 1：clk_viproc。	0x0
[15]	-	reserved	保留。	0x0
[14:12]	RW	vpss_cksel	VPSS时钟选择。 000：150MHz； 001：300MHz； 010：396MHz； 011：475MHz； 100：600MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vpss_cken	VPSS时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	vpss_srst_req	VPSS的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG9937

PERI_CRG9937为VPSS复位状态寄存器。

Offset Address: 0x9B44 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	vpss_softrst_state	VPSS复位状态。 0：撤消成功； 1：复位。	0x0

PERI_CRG10064

PERI_CRG10064为TDE时钟及软复位控制寄存器。

Offset Address: 0x9D40 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	tde_cksel	TDE时钟选择。 00：300MHz； 01：475MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	tde_cken	TDE时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	tde_srst_req	TDE的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG10065

PERI_CRG10065为TDE复位状态寄存器。

Offset Address: 0x9D44 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	tde_softrst_state	TDE复位状态。 0：撤消成功； 1：复位。	0x0

PERI_CRG10128

PERI_CRG10128为GDC时钟及软复位控制寄存器。

Offset Address: 0x9E40 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	gdc_cksel	GDC时钟选择。 00：475MHz； 01：600MHz； 10：672MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	gdc_cken	GDC时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	gdc_srst_req	GDC的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG10129

PERI_CRG10129为GDC复位状态寄存器。

Offset Address: 0x9E44 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	gdc_softrst_state	GDC复位状态。 0：撤消成功； 1：复位。	0x0

PERI_CRG10160

PERI_CRG10160为VGS0时钟及软复位控制寄存器。

Offset Address: 0x9EC0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	vgs0_cksel	VGS0时钟选择。 00：396MHz； 01：475MHz； 10：600MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vgs0_cken	VGS0时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	vgs0_srst_req	VGS0的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG10161

PERI_CRG10161为VGS0复位状态寄存器。

Offset Address: 0x9EC4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	vgs0_softrst_state	VGS0复位状态。 0：撤消成功； 1：复位。	0x0

PERI_CRG10168

PERI_CRG10168为VGS1时钟及软复位控制寄存器。

Offset Address: 0x9EE0 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13:12]	RW	vgs1_cksel	VGS1时钟选择。 00：396MHz； 01：475MHz； 10：600MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	vgs1_cken	VGS1时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	vgs1_srst_req	VGS1的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG10169

PERI_CRG10169为VGS1复位状态寄存器。

Offset Address: 0x9EE4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	vgs1_softrst_state	VGS1复位状态。 0：撤消成功； 1：复位。	0x0

PERI_CRG10256

PERI_CRG10256为AVSP时钟及软复位控制寄存器。

Offset Address: 0xA040 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:15]	-	reserved	保留。	0x00000
[14:12]	RW	avs_cksel	AVSP时钟选择。 000：198MHz； 001：297MHz； 010：396MHz； 011：500MHz； 100：594MHz； 101：629MHz；其他：保留。	0x0
[11:5]	-	reserved	保留。	0x00
[4]	RW	avs_cken	AVSP时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	avs_srst_req	AVSP的软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG10257

PERI_CRG10257为AVSP复位状态寄存器。

Offset Address: 0xA044 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	avs_softrst_state	AVSP复位状态。 0：撤消成功； 1：复位。	0x0

PERI_CRG10784

PERI_CRG10784为AIAO时钟复位控制寄存器。

Offset Address: 0xA880 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:14]	-	reserved	保留。	0x00000
[13]	RW	aiao_work_cksel	AIAO控制器工作时钟选择。 0：50MHz； 1：100MHz。	0x0
[12]	RW	aiao_pll_cksel	AIAO 时钟选择配置寄存器。 0：1188MHz； 1：786.432MHz。	0x0
[11:6]	-	reserved	保留。	0x00
[5]	RW	aiao_cken	AIAO 时钟门控配置寄存器。 0：关闭时钟； 1：打开时钟。	0x0
[4]	RW	aiao_pll_cken	AIAO PLL时钟门控。 0：关闭时钟； 1：打开时钟。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	aiao_srst_req	AIAO 软复位请求。 0：撤消复位； 1：复位。	0x0

PERI_CRG10912

PERI_CRG10912为AUDIO CODEC时钟复位控制寄存器。

Offset Address: 0xAA80 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RW	codec_ana_rst_req	AUDIO COEDC模拟部分复位请求。 (复位时间至少持续0.5us) 0：撤消复位； 1：复位。	0x0
[0]	RW	codec_dig_rst_req	AUDIO COEDC数字逻辑复位请求。 (复位时间至少持续0.5us) 0：撤消复位； 1：复位。	0x0

处理器子系统

该芯片采用ARM Cortex-A55四核处理器，具有以下特点：

处理器工作频率1400MHz。
集成多媒体加速引擎NEON和硬件浮点协处理器。
L1 Cache包含32KB Instruction Cache和32KB Data Cache。
不含L2 Cache，四核共享512KB L3 Cache
支持MMU（Memory Management Unit）。
支持JTAG调试接口。
集成中断控制器GIC（Generic Interrupt Controller），支持224个中断源。

中断系统

芯片主CPU支持224个外部中断源，对应的中断映射如表3-6所示。

中断源分配表

中断向量位	中断源	中断向量位	中断源
0~31	A55内部使用	131	EDMAC_NS
32	SOFTWARE	132	SOFTWARE1
33	SDK_SOFTWARE	133	GMAC0_INT0
34	all_pll_lock	134	GMAC0_INT1
35	WDG	135	GMAC0_INT2
36	TSENSOR0	136	GMAC0_INT3
37	TIMER01	137	GMAC1_INT0
38	TIMER23	138	GMAC1_INT1
39	TIMER45	139	GMAC1_INT2
40	TIMER67	140	GMAC1_INT3
41	TIMER89	141	PCIE_LINK_DOWN
42	TIMER1011	142	PCIE_PM
43	TIMER1213	143	PCIE_RADM_INTA
44	TIMER1415	144	PCIE_RADM_INTB
45	SEC_TIMER01	145	PCIE_RADM_INTC
46	SEC_TIMER23	146	PCIE_RADM_INTD
47	保留	147	PCIE_EDMA
48	保留	148	PCIE_MSI_CTRL
49	保留	149	PCIE_CFG_LINK_AUTO_BW
50	保留	150	PCIE_CFG_BW_MGT
51	保留	151	保留
52	保留	152	USB3_CTRL_0
53	nclusterpmuirq_n	153	USB3_CTRL_1
54	MCU_TIME01	154	保留
55	WDG_MCU	155	NNN_TBU_IRPT_NS
56	WDG_DSP0	156	NNN_TBU_IRPT_S
57	WDG_DSP1	157	NNN_TCU_IRPT_NS
58	IPC_0	158	NNN_TCU_IRPT_S
59	IPC_1	159	NNN_TCU_EVENTO
60	IPC_2	160	NNN_HWTS_GIC_DFX_AF_INT
61	IPC_3	161	NNN_HWTS_GIC_NORM_S_INT
62	IPC_4	162	NNN_HWTS_GIC_DEBUG_S_INT
63	IPC_5	163	NNN_HWTS_GIC_ERROR_S_INT
64	SEC_IPC_0	164	NNN_HWTS_GIC_NORM_NS_INT
65	SEC_IPC_1	165	NNN_HWTS_GIC_DEBUG_NS_INT
66	SEC_IPC_2	166	NNN_HWTS_GIC_ERROR_NS_INT
67	SEC_IPC_3	167	NNN_HWTS_AICPU_INT_S
68	SEC_IPC_4	168	NNN_HWTS_AICPU_INT_NS
69	SEC_IPC_5	169	保留
70	SEC_IPC_6	170	AVSP_INT0
71	SEC_IPC_7	171	AVSP_INT1
72	SPACC_ALARM	172	AVSP_INT2
73	SPACC_REE	173	AVSP_INT3
74	SPACC_TEE	174	AVSP_INT4
75	保留	175	AVSP_INT5
76	保留	176	AVSP_INT6
77	保留	177	AVSP_INT7
78	保留	178	保留
79	保留	179	保留
80	保留	180	DDRC_SEC
81	保留	181	DDRT0
82	TRNG_ALARM	182	DDRT1
83	保留	183	DDRC_ERR
84	保留	184	保留
85	DSP0	185	保留
86	DSP1	186	MIPI_RX
87	IR	187	VICAP
88	UART0	188	VIPROC
89	UART1	189	保留
90	UART2	190	VPSS
91	UART3	191	保留
92	UART4	192	VDP0
93	UART5	193	VDP1
94	I2C0	194	AIAO
95	I2C1	195	HDMI_AON
96	I2C2	196	HDMI_SEC
97	I2C3	197	HDMI_TW_PWD
98	I2C4	198	MIPI_TX
99	I2C5	199	保留
100	SPI0	200	TSENSOR1
101	SPI1	201	TSENSOR2
102	SPI2	202	VGS0
103	SPI3	203	VGS1
104	LSADC	204	保留
105	GPIO0	205	VDH_PXP_SAFE
106	GPIO1	206	VDH_BSP
107	GPIO2	207	VDH_PXP
108	GPIO3	208	VDH_SCD_SAFE
109	GPIO4	209	VDH_SCD_NORM
110	GPIO5	210	VDH_MDMA
111	GPIO6	211	GDC
112	GPIO7	212	TDE
113	GPIO8	213	JPGE
114	GPIO9	214	JPGD
115	GPIO10	215	VEDU
116	GPIO11	216	保留
117	GPIO12	217	保留
118	GPIO13	218	保留
119	GPIO14	219	保留
120	GPIO15	220	保留
121	GPIO16	221	保留
122	GPIO17	222	保留
123	SDIO0	223	保留
124	SDIO1	224	IVE
125	GZIP	225	DPU_RECT
126	FMC	226	DPU_MATCH
127	EMMC	227	DPU_PROC
128	MCU_DMAC	228	DPU_MAU
129	MCU_DMAC_NS	-	-
130	EDMAC	-	-

核间通信

概述

芯片通过核间通信模块产生中断和消息寄存器，完成CPU同MCU、CPU同DSP0或CPU同DSP1消息交互。

在TEE核间通信场景上，芯片使用安全核间通信模块完成。在REE核间通信场景上，芯片使用普通核间通信模块完成。两种核间通信模块，除基地址和安全属性不一致，配置寄存器完全一样。

核间通信模块特点

核间通信模块具有以下特点：

提供10组中断寄存器；
提供中断屏蔽功能；
提供原始中断查询。

提供16组32bit消息寄存器。

系统控制器

概述

系统控制器管理系统中的重要功能，完成对外设的某些功能的配置。

特点

系统控制器具有以下特点：

提供对系统地址重映射的控制和状态监控
提供通用外设寄存器
提供对关键寄存器的写保护功能
提供芯片的标识寄存器

功能描述

软复位控制

系统控制器支持对芯片全局软复位：当配置全局软复位寄存器SC_SYSRES后，系统控制器将给片内复位模块发起请求，芯片将被复位。

系统地址重映射控制

请参见“1.5 地址空间映射”章节。

对关键寄存器的写保护

为防止软件对系统控制器的误操作对整个系统产生严重影响，系统控制器提供了对一些关键配置寄存器的写保护功能。包括系统控制寄存器和系统软复位寄存器（SC_CTRL和SC_SYSRES），对这关键寄存器进行写操作之前，必须配置寄存器SC_LOCKEN打开写权限。操作完成之后配置寄存器SC_LOCKEN关闭写权限，保护这些关键寄存器不会被软件随意改写。

说明

系统默认为复位后不对这些关键寄存器进行写保护处理。为启用此功能，建议在系统启动时利用SC_LOCKEN对这些关键寄存器进行写保护处理。

芯片的标识寄存器

系统控制器提供了芯片标识（ID）寄存器CHIP_ID，软件可以通过CHIP_ID来识别芯片型号。

系统控制器寄存器

系统控制器寄存器概览

系统控制器寄存器概览如表3-7所示。

系统控制器寄存器概览（基地址：0x0_1102_0000）

偏移地址	名称	描述	页码
0x0000	SC_CTRL	系统控制寄存器	3-136
0x0004	SC_SYSRES	系统软复位寄存器	3-137
0x0018	SYSSTAT	系统状态寄存器	3-137
0x001C	SOFTINT	软中断寄存器	3-140
0x0020	SOFTTYPE	软中断向量寄存器	3-140
0x0024	SOFTINT1	软中断寄存器1	3-140
0x0028	SOFTTYPE1	软中断向量寄存器1	3-141
0x0044	SC_LOCKEN	关键系统控制寄存器的锁定寄存器	3-141
0x02C0	TEE_REGISTER0	TEE寄存器0	3-141
0x02C4	TEE_REGISTER1	TEE寄存器1	3-142
0x02C8	TEE_REGISTER2	TEE寄存器2	3-142
0x02CC	TEE_REGISTER3	TEE寄存器3	3-142
0x02D0	TEE_REGISTER4	TEE寄存器4	3-142
0x02D4	TEE_REGISTER5	TEE寄存器5	3-143
0x02D8	TEE_REGISTER6	TEE寄存器6	3-143
0x02DC	TEE_REGISTER7	TEE寄存器7	3-143
0x02E0	TEE_REGISTER8	TEE寄存器8	3-143
0x02E4	TEE_REGISTER9	TEE寄存器9	3-144
0x02E8	TEE_REGISTER10	TEE寄存器10	3-144
0x02EC	TEE_REGISTER11	TEE寄存器11	3-144
0x02F0	TEE_REGISTER12	TEE寄存器12	3-144
0x02F4	TEE_REGISTER13	TEE寄存器13	3-145
0x02F8	TEE_REGISTER14	TEE寄存器14	3-145
0x02FC	TEE_REGISTER15	TEE寄存器15	3-145
0x0360	WDG_RST_CNT	WATCH DOG复位统计寄存器	3-145
0x0364	SOFTRST_CNT	软复位统计寄存器	3-146
0x0EE0	CHIP_ID	芯片ID寄存器	3-146
0x0EEC	VENDOR_ID	厂商ID寄存器	3-146
0x1030	SDK_SOFTINT	软中断寄存器	3-146
0x1034	SDK_SOFTTYPE	软中断向量寄存器	3-147
0x1200	CHIP_UNIQUE_ID0	CHIP_UNIQUE_ID0寄存器	3-147
0x1204	CHIP_UNIQUE_ID1	CHIP_UNIQUE_ID1寄存器	3-147
0x1208	CHIP_UNIQUE_ID2	CHIP_UNIQUE_ID2寄存器	3-147
0x120C	CHIP_UNIQUE_ID3	CHIP_UNIQUE_ID3寄存器	3-147
0x1210	CHIP_UNIQUE_ID4	CHIP_UNIQUE_ID4寄存器	3-148
0x1214	CHIP_UNIQUE_ID5	CHIP_UNIQUE_ID5寄存器	3-148
0x1300	USERREG0	USER专用寄存器0	3-148
0x1304	USERREG1	USER专用寄存器1	3-148
0x1308	USERREG2	USER专用寄存器2	3-149
0x130C	USERREG3	USER专用寄存器3	3-149
0x1310	USERREG4	USER专用寄存器4	3-149
0x1314	USERREG5	USER专用寄存器5	3-149
0x1318	USERREG6	USER专用寄存器6	3-150
0x131C	USERREG7	USER专用寄存器7	3-150

系统控制器寄存器描述

SC_CTRL

SC_CTRL为系统控制寄存器。用于指定需要系统完成的操作。

须知

该寄存器可被寄存器SC_LOCKEN写保护，只有不使用写保护模式时，对这个寄存器的写操作才有效。

Offset Address: 0x0000 Total Reset Value: 0x0000_00AA

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:4]	RO	remapstat	地址重映射的状态。 0x5：未进行地址重映射； 0xA：进行地址重映射。其他：保留。	0xA
[3:0]	RW	remapclear	地址重映射清除选择。 0x5：清除Remap状态。 0xA：保持Remap。其他：保留。 Clear Remap前后地址映射关系请参见地址分配(产品概述章节中的1.4“启动和升级模式”及1.5“地址空间映射”小节)。	0xA

SC_SYSRES

SC_SYSRES为系统软复位寄存器。向该寄存器写入任何值都会使系统控制器向复位模块发出系统软复位请求，使复位模块进行系统软复位。

须知

该寄存器可被寄存器SC_LOCKEN写保护，只有禁用写保护时，对这个寄存器的写操作才有效。

Offset Address: 0x0004 Total Reset Value: 0x0000_0002

Bits	Access	Name	Description	Reset
[31:0]	WO	softresreq	对该寄存器的任意写操作都会导致系统软复位。	0x00000002

SYSSTAT

SYSSTAT为系统状态寄存器。

Offset Address: 0x0018 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:27]	-	reserved	保留	0x0
[26]	RO	uart1_2_io_vdd3318sel	UART1和UART2电平选择。 0：3.3V； 1：1.8V。	0x0
[25]	RO	sdio1_io_vdd3318sel	SDIO1电平选择。 0：3.3V； 1：1.8V。	0x0
[24:22]	-	reserved	保留	0x0
[21]	RO	pcie_deemph_sel	PCIe PHY去加重参数选择。 0：-3.5dB； 1：-6dB。	0x0
[20]	RO	pcie_refclk_sel	PCIe PHY参考时钟选择。 0：内部CRG时钟； 1：外部时钟输入。	0x0
[19:18]	-	reserved	保留	0x0
[17:16]	RO	ups_mode	用于设定PCIe/USB3多功能接口的复用模式。 {UPS_MODE_1,UPS_MODE_0} 00：PCIe X2模式； 01：USB3 X2模式； 10：PCIe Lane0 + USB3 Port1；其他：保留。	0x0
[15]	RO	por_enable	复位方案选择。 0：外部复位； 1：内部POR复位。	0x0
[14]	-	reserved	保留。	0x0
[13]	-	reserved	保留。	0x0
[12]	RO	fmc_readretry	MLC nand flash多读使能。 0：不使能； 1：使能。	0x0
[11]	RO	sfc_emmc_boot_mode	当从SPI NOR FLASH启动时，表示SPI NOR FLASH启动地址模式选择。 0：3Byte地址模式； 1：4Byte地址模式。当从SPI NAND FLASH启动时，表示SPI NAND FLASH启动模式选择。 0：1线启动模式； 1：4线启动模式。当从EMMC启动时，表示EMMC启动模式选择。 0：4Bit启动模式； 1：8Bit启动模式。	0x0
[10:6]	-	reserved	保留。	0x00
[5]	RO	pcie_slv_boot_mode	{pcie_slv_boot_mode,fast_boot_mode} BOOT模式选择。 00：Normal Flash 启动模式； 01：串口烧写模式； 1X：PCIe从片启动模式。 Normal Flash启动模式和串口烧写模式下根boot_sel[1:0]选择启动/烧写介质。	0x0
[4]	RO	fast_boot_mode	{pcie_slv_boot_mode,fast_boot_mode} BOOT模式选择。 00：Normal Flash 启动模式； 01：串口烧写模式； 1X: PCIe从片启动模式。 Normal Flash启动模式和串口烧写模式下根据boot_sel[1:0]选择启动/烧写介质。	0x0
[3:2]	RO	boot_sel	启动介质选择。 00：从SPI Nor Flash启动； 01：从SPI Nand Flash启动； 10：从Nand Flash启动 11：从EMMC启动；其他：保留。	0x0
[1:0]	-	reserved	保留。	0x0

SOFTINT

SOFTINT为软中断寄存器。

Offset Address: 0x001C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW	software_int	向此位写入1产生软件中断。	0x0

SOFTTYPE

SOFTTYPE为软中断向量寄存器。

Offset Address: 0x0020 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	software_int_vector	软件中断向量。	0x00000000

SOFTINT1

SOFTINT1为软中断寄存器1。

Offset Address: 0x0024 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RW	software1_int	向此位写入1产生软件中断。	0x0

SOFTTYPE1

SOFTTYPE1为软中断向量寄存器1。

Offset Address: 0x0028 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	software1_int_vector	软件中断向量1。	0x00000000

SC_LOCKEN

SC_LOCKEN为关键系统控制寄存器的锁定寄存器。

Offset Address: 0x0044 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW	scper_lockl	关键系统控制寄存器的锁定寄存器。涉及寄存器包括SC_CTRL和SC_SYSRES。向该寄存器写入0x1ACC_E551，可打开所有寄存器的写权限，写入其他值则关闭写权限。读该寄存器返回加锁的状态而不是写入该寄存器的值。 0x0000_0000：允许上述写访问(未加锁)。 0x0000_0001：禁止上述写访问(已加锁)。	0x00000000

TEE_REGISTER0

TEE_REGISTER0为TEE寄存器0。

Offset Address: 0x02C0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register0	TEE寄存器0。	0x00000000

TEE_REGISTER1

TEE_REGISTER1为TEE寄存器1。

Offset Address: 0x02C4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register1	TEE寄存器1。	0x00000000

TEE_REGISTER2

TEE_REGISTER2为TEE寄存器2。

Offset Address: 0x02C8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register2	TEE寄存器2。	0x00000000

TEE_REGISTER3

TEE_REGISTER3为TEE寄存器3。

Offset Address: 0x02CC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register3	TEE寄存器3。	0x00000000

TEE_REGISTER4

TEE_REGISTER4为TEE寄存器4。

Offset Address: 0x02D0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register4	TEE寄存器4。	0x00000000

TEE_REGISTER5

TEE_REGISTER5为TEE寄存器5。

Offset Address: 0x02D4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register5	TEE寄存器5。	0x00000000

TEE_REGISTER6

TEE_REGISTER6为TEE寄存器6。

Offset Address: 0x02D8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register6	TEE寄存器6。	0x00000000

TEE_REGISTER7

TEE_REGISTER7为TEE寄存器7。

Offset Address: 0x02DC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register7	TEE寄存器7。	0x00000000

TEE_REGISTER8

TEE_REGISTER8为TEE寄存器8。

Offset Address: 0x02E0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register8	TEE寄存器8。	0x00000000

TEE_REGISTER9

TEE_REGISTER9为TEE寄存器9。

Offset Address: 0x02E4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register9	TEE寄存器9。	0x00000000

TEE_REGISTER10

TEE_REGISTER10为TEE寄存器10。

Offset Address: 0x02E8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register10	TEE寄存器10。	0x00000000

TEE_REGISTER11

TEE_REGISTER11为TEE寄存器11。

Offset Address: 0x02EC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register11	TEE寄存器11。	0x00000000

TEE_REGISTER12

TEE_REGISTER12为TEE寄存器12。

Offset Address: 0x02F0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register12	TEE寄存器12。	0x00000000

TEE_REGISTER13

TEE_REGISTER13为TEE寄存器13。

Offset Address: 0x02F4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register13	TEE寄存器13。	0x00000000

TEE_REGISTER14

TEE_REGISTER14为TEE寄存器14。

Offset Address: 0x02F8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register14	TEE寄存器14。	0x00000000

TEE_REGISTER15

TEE_REGISTER15为TEE寄存器15。

Offset Address: 0x02FC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_SEC	tee_register15	TEE寄存器15。	0x00000000

WDG_RST_CNT

WDG_RST_CNT为WATCHDOG复位统计寄存器。

Offset Address: 0x0360 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	wdg_rst_cnt	WATCH DOG复位统计寄存器，该寄存器值仅被上电复位信号清零。	0x00000000

SOFTRST_CNT

SOFTRST_CNT为软复位统计寄存器。

Offset Address: 0x0364 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	softrst_cnt	软复位统计寄存器,该寄存器值仅被上电复位信号清零。	0x00000000

CHIP_ID

CHIP_ID为芯片ID寄存器。

Offset Address: 0x0EE0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	chip_id	芯片ID寄存器，为OTP回读值。	0x00000000

VENDOR_ID

VENDOR_ID为厂商ID寄存器。

Offset Address: 0x0EEC Total Reset Value: 0x0000_0035


Bits	Access	Name	Description	Reset
[31:0]	RO	vendor_id	厂商ID寄存器，固定为0x35。	0x00000035

SDK_SOFTINT

SDK_SOFTINT为软中断寄存器。

Offset Address: 0x1030 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RW	sdk_software_int	向此位写入1产生软件中断。	0x0

SDK_SOFTTYPE

SDK_SOFTTYPE为软中断向量寄存器。

Offset Address: 0x1034 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	sdk_software_int_vector	软件中断向量。	0x00000000

CHIP_UNIQUE_ID0

CHIP_UNIQUE_ID0为CHIP_UNIQUE_ID0寄存器。

Offset Address: 0x1200 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	chip_unique_id0	CHIP_UNIQUE_ID[31:0]	0x00000000

CHIP_UNIQUE_ID1

CHIP_UNIQUE_ID1为CHIP_UNIQUE_ID1寄存器。

Offset Address: 0x1204 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	chip_unique_id1	CHIP_UNIQUE_ID[63:32]	0x00000000

CHIP_UNIQUE_ID2

CHIP_UNIQUE_ID2为CHIP_UNIQUE_ID2寄存器。

Offset Address: 0x1208 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	chip_unique_id2	CHIP_UNIQUE_ID[95:64]	0x00000000

CHIP_UNIQUE_ID3

CHIP_UNIQUE_ID3为CHIP_UNIQUE_ID3寄存器。

Offset Address: 0x120C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	chip_unique_id3	CHIP_UNIQUE_ID[127:96]	0x00000000

CHIP_UNIQUE_ID4

CHIP_UNIQUE_ID4为CHIP_UNIQUE_ID4寄存器。

Offset Address: 0x1210 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	chip_unique_id4	CHIP_UNIQUE_ID[159:128]	0x00000000

CHIP_UNIQUE_ID5

CHIP_UNIQUE_ID5为CHIP_UNIQUE_ID5寄存器。

Offset Address: 0x1214 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	chip_unique_id5	CHIP_UNIQUE_ID[191:160]	0x00000000

USERREG0

USERREG0为USER专用寄存器0。

Offset Address: 0x1300 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW_HRST	user_reg0	用户专用寄存器0,该寄存器值不受软复位信号清零。	0x00000000

USERREG1

USERREG1为USER专用寄存器1。

Offset Address: 0x1304 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW_HRST	user_reg1	用户专用寄存器1,该寄存器值不受软复位信号清零。	0x00000000

USERREG2

USERREG2为USER专用寄存器2。

Offset Address: 0x1308 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW_HRST	user_reg2	用户专用寄存器2,该寄存器值不受软复位信号清零。	0x00000000

USERREG3

USERREG3为USER专用寄存器3。

Offset Address: 0x130C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW_HRST	user_reg3	用户专用寄存器3,该寄存器值不受软复位信号清零。	0x00000000

USERREG4

USERREG4为USER专用寄存器4。

Offset Address: 0x1310 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW	user_reg4	用户专用寄存器4。	0x00000000

USERREG5

USERREG5为USER专用寄存器5。

Offset Address: 0x1314 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW	user_reg5	用户专用寄存器5。	0x00000000

USERREG6

USERREG6为USER专用寄存器6。

Offset Address: 0x1318 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW	user_reg6	用户专用寄存器6。	0x00000000

USERREG7

USERREG7为USER专用寄存器7。

Offset Address: 0x131C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:00]	RW	user_reg7	用户专用寄存器7。	0x00000000

SOC MISC寄存器

SOC MISC寄存器概览

SOC MISC寄存器概览如表3-8所示。

SOC MISC寄存器概览（基地址：0x0_1102_4000）

偏移地址	名称	描述	页码
0x4000	MISC_CTRL0	MSIC功能选择寄存器0	3-152
0x4004	MISC_CTRL1	CPU 64bit启动地址寄存器	3-153
0x400C	MISC_CTRL3	watchdog模式控制寄存器	3-153
0x4010	MISC_USB3_UVC_SEL	USB3控制器UVC功能选择	3-154
0x4040	DDR_CA_REE_RANDOM_L	DDR_CA功能REE随机值低32bit值	3-154
0x4044	DDR_CA_REE_RANDOM_H	DDR_CA功能REE随机值高32bit值	3-154
0x4048	DDR_CA_TEE_RANDOM_L	DDR_CA功能TEE随机值低32bit值	3-155
0x404C	DDR_CA_TEE_RANDOM_H	DDR_CA功能TEE随机值高32bit值	3-155
0x4050	DDR_CA_EN	DDR_CA功能模式控制寄存器	3-155
0x4054	DDR_CA_REE_UPDATE	DDR_CA功能REE 使能寄存器	3-155
0x4058	DDR_CA_TEE_UPDATE	DDR_CA功能TEE 使能寄存器	3-156
0x405C	DDR_CA_LOCK	DDR_CA LOCK寄存器	3-156
0x4064	DDRC_LOCK_CTRL1	DDRC LOCK寄存器1	3-156
0x4068	DDRC_LOCK_CTRL2	DDRC LOCK寄存器2	3-157
0x406C	DDRC_LOCK_CTRL3	DDRC LOCK寄存器3	3-157
0x4070	DDRC_LOCK_CTRL4	DDRC LOCK寄存器4	3-157
0x4074	DDRC_LOCK_CTRL5	DDRC LOCK寄存器5	3-158
0x6000	SEC_CTRL0	系统安全属性控制寄存器0	3-158
0x6004	SEC_CTRL1	SLAVE系统安全属性控制寄存器1	3-160
0x6008	SEC_CTRL2	SLAVE系统安全属性控制寄存器2	3-161
0x600C	SEC_CTRL3	SLAVE系统安全属性控制寄存器3	3-163
0x6010	SEC_CTRL4	MASTER系统安全属性控制寄存器4	3-164
0x6014	SEC_CTRL5	MASTER系统安全属性控制寄存器5	3-167
0x6080	SEC_BOOTRAM_CTRL	BOOT RAM复用使能控制寄存器	3-168
0x6090	SEC_BOOTRAM_SEC_CFG	BOOT RAM 安全属性配置寄存器	3-168
0x6094	SEC_BOOTRAM_RO_CFG	BOOT RAM 只读属性配置寄存器	3-169
0x6098	SEC_BOOTRAM_SEC_CFG_LOCK1	BOOT RAM 安全属性配置LOCK寄存器	3-169
0x609C	SEC_BOOTRAM_RO_CFG_LOCK2	BOOT RAM 只读属性配置LOCK寄存器	3-170

SOC MISC寄存器描述

MISC_CTRL0

MISC_CTRL0为MSIC功能选择寄存器0。

Offset Address: 0x4000 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留。	0x0000000
[4:2]	RW	jtag_mux	JTAG接口选择。 000：CPU； 001：DSP0； 010：DSP1； 011：NPU； 100：MCU； 111：DFT JTAG；其他：保留。	0x0
[1]	-	reserved	保留。	0x0
[0]	-	reserved	保留。	0x0

MISC_CTRL1

MISC_CTRL1为CPU AARCH64启动地址寄存器。

Offset Address: 0x4004 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	cpu_rvbaraddr	CPU 启动地址寄存器，表示实际地址的[33:2]。	0x00000000

MISC_CTRL3

MISC_CTRL3为watchdog模式控制寄存器。

Offset Address: 0x400C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:7]	-	reserved	保留。	0x0000000
[6]	RW	wdg_dsp1_res_en	DSP1 watchdog超时复位REQ使能。 0：不使能； 1：使能。	0x0
[5]	RW	wdg_dsp0_res_en	DSP0 watchdog超时复位REQ使能。 0：不使能； 0：使能。	0x0
[4]	RW	wdg_mcu_res_en	MCU watchdog超时复位REQ使能。 0：不使能； 1：使能。	0x0
[3:1]	-	reserved	保留。	0x0
[0]	RW	wdg_mode	watch dog超时复位。 0：任意一个watch dog超时时复位SOC； 1：仅CPU watch dog超时时复位整个SOC。	0x0

MISC_USB3_UVC_SEL

MISC_USB3_UVC_SEL为USB UVC选择模式

Offset Address: 0x4010 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RW	usb3_1_uvc_sel	USB3_1当做UVC功能时，优先级选择。 0：选择非UVC QOS； 1：选择UVC QOS。	0x0
[0]	RW	usb3_0_uvc_sel	USB3_0当做UVC功能时，优先级选择。 0：选择非UVC QOS； 1：选择UVC QOS。	0x0

DDR_CA_REE_RANDOM_L

DDRCA_REE_RANDOM_L为DDR_CA功能REE随机值低32bit值。

Offset Address: 0x4040 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_CLR	ddrca_ree_random_l	DDR CA功能REE随机值Bit[31:0]。 ddrca_lock写1后清零。	0x00000000

DDR_CA_REE_RANDOM_H

DDRCA_REE_RANDOM_H为DDR_CA功能REE随机值高32bit值。

Offset Address: 0x4044 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_CLR	ddrca_ree_random_h	DDR CA功能REE随机值Bit[63:32]。ddrca_lock写1后清零。	0x00000000

DDR_CA_TEE_RANDOM_L

DDRCA_TEE_RANDOM_L为DDR_CA功能TEE随机值低32bit值。

Offset Address: 0x4048 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW_CLR	ddrca_tee_random_l	DDR CA功能TEE随机值Bit[31:0]。 ddrca_lock写1后清零。	0x00000000

DDR_CA_TEE_RANDOM_H

DDRCA_TEE_RANDOM_H为DDR_CA功能TEE随机值高32bit值。

Offset Address: 0x404C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW_CLR	ddrca_tee_random_h	DDR CA功能TEE随机值Bit[63:32]。ddrca_lock写1后清零。	0x00000000

DDR_CA_EN

DDRCA_EN为DDR_CA功能模式控制寄存器。

Offset Address: 0x4050 Total Reset Value: 0x0000_000A


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留	0x0000000
[3:0]	RW_CLR	ddrca_en	DDR加扰功能模式。ddrca_lock写1后置为复位值 0xA：旁路掉MDDRCA功能；其他：开启DDRCA功能。	0xA

DDR_CA_REE_UPDATE

DDRCA_REE_UPDATE为DDR_CA功能REE 使能寄存器。

Offset Address: 0x4054 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RW_LOCK	ddrca_ree_update	DDR REE随机值加扰功能使能。写1生效。ddrca_lock写1后锁定。	0x0

DDR_CA_TEE_UPDATE

DDRCA_TEE_UPDATE为DDR_CA功能TEE 使能寄存器。

Offset Address: 0x4058 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RW_LOCK	ddrca_tee_update	DDR TEE随机值加扰功能使能。写1生效。ddrca_lock写1后锁定。	0x0

DDR_CA_LOCK

DDR_CA_LOCK为DDR_CA LOCK寄存器。

Offset Address: 0x405C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_LOCK	ddrca_lock	DDR CA LOCK寄存器。写1后锁定ddrca_ree_update/ddrca_tee_update寄存器值和清除ddrca_en/ddrca_ree_random/ddrca_tee_random寄存器值为0。	0x0

DDRC_LOCK_CTRL1

DDRC_LOCK_CTRL1为DDRC LOCK寄存器1。

Offset Address: 0x4064 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_LOCK	ddrc_phy_write_lock	DDR PHY寄存器锁定控制。 0：可以被改写； 1：不能被改写。	0x0

DDRC_LOCK_CTRL2

DDRC_LOCK_CTRL2为DDRC LOCK寄存器2。

Offset Address: 0x4068 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_LOCK	ddrc_dmc_write_lock	DDR DMC寄存器锁定控制。 0：可以被改写； 1：不能被改写。	0x0

DDRC_LOCK_CTRL3

DDRC_LOCK_CTRL3为DDRC LOCK寄存器3。

Offset Address: 0x406C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_LOCK	ddrc_qosbuf_write_lock	DDR QOSBUF寄存器锁定控制。 0：可以被改写； 1：不能被改写。	0x0

DDRC_LOCK_CTRL4

DDRC_LOCK_CTRL4为DDRC LOCK寄存器4。

Offset Address: 0x4070 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_LOCK	ddrc_axiif_write_lock	DDR AXI接口寄存器锁定控制。 0：可以被改写； 1：不能被改写。	0x0

DDRC_LOCK_CTRL5

DDRC_LOCK_CTRL5为DDRC LOCK寄存器5。

Offset Address: 0x4074 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_LOCK	ddrc_addr_atrb_write_lock	DDR ADDR ATRB寄存器锁定控制。 0：可以被改写； 1：不能被改写。	0x0

SEC_CTRL0

SEC_CTRL0为系统安全属性控制寄存器0。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6000 Total Reset Value: 0x1101_1111

Bits	Access	Name	Description	Reset
[31:30]	-	reserved	保留。	0x0
[29:28]	RW_SEC	{vedu_slv_sec_acc_ctrl, vedu_slv_sec_acc_disable}	VEDU安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[27:26]	-	reserved	保留。	0x0
[25:24]	RW_SEC	{ edma_slv_sec_acc_ctrl , edma_slv_sec_acc_disable }	DMAC安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[23:18]	-	reserved	保留。	0x00
[17:16]	RW_SEC	{hpm_ctrl_slv_sec_acc_ctrl, hpm_ctrl_slv_sec_acc_disable}	HPM CTRL安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[15:14]	-	reserved	保留。	0x0
[13:12]	RW_SEC	{svb_pwm_slv_sec_acc_ctrl, svb_pwm_slv_sec_acc_disable }	SVB_PWM安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x0
[11:10]	-	reserved	保留。	0x0
[9:8]	RW_SEC	{sec_ipc_slv_sec_acc_ctrl, sec_ipc_slv_sec_acc_disable }	SEC_IPC安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x0
[7:6]	-	reserved	保留。	0x0
[5:4]	RW_SEC	{sec_timer23_slv_sec_acc_ctrl, sec_timer23_slv_sec_acc_disable }	Sec_Timer23安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[3:2]	-	reserved	保留。	0x0
[1:0]	RW_SEC	{sec_timer01_slv_sec_acc_ctrl, sec_timer01_slv_sec_acc_disable }	Sec_Timer01安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1

SEC_CTRL1

SEC_CTRL1为SLAVE系统安全属性控制寄存器1。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6004 Total Reset Value: 0x1110_1111

Bits	Access	Name	Description	Reset
[31:30]	-	reserved	保留。	0x0
[29:28]	RW_SEC	{ive_slv_sec_acc_ctrl, ive_slv_sec_acc_disable }	IVE安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[27:26]	-	reserved	保留。	0x0
[25]	RW_SEC	dsp1_slv_sec_aw_mode	DSP1 AXI Slave端写通道安全访问模式控制。 0：安全模式； 1：非安全模式。	0x0
[24]	RW_SEC	dsp1_slv_sec_ar_mode	DSP1 AXI Slave端读通道安全访问模式控制。 0：安全模式； 1：非安全模式。	0x1
[23:22]	-	reserved	保留。	0x0
[21]	RW_SEC	dsp0_slv_sec_aw_mode	DSP0 AXI Slave端写通道安全访问模式控制。 0：安全模式； 1：非安全模式。	0x0
[20]	RW_SEC	dsp0_slv_sec_ar_mode	DSP0 AXI Slave端读通道安全访问模式控制。 0：安全模式； 1：非安全模式。	0x1
[19:14]	-	reserved	保留。	0x00
[13:12]	RW_SEC	{vdp_slv_sec_acc_ctrl, vdp_slv_sec_acc_disable }	VDP安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[11:10]	-	reserved	保留。	0x0
[9:8]	RW_SEC	{viproc_2^nd_slv_sec_acc_ctrl, viproc_2^nd_slv_sec_acc_disable }	viproc_2nd安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[7:6]	-	reserved	保留。	0x0
[5:4]	RW_SEC	{viproc_1^st_slv_sec_acc_ctrl, viproc_1^st_slv_sec_acc_disable }	viproc_1st安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[3:2]	-	reserved	保留。	0x0
[1:0]	RW_SEC	{vicap_slv_sec_acc_ctrl, vicap_slv_sec_acc_disable }	VICAP安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1

SEC_CTRL2

SEC_CTRL2为SLAVE系统安全属性控制寄存器2。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6008 Total Reset Value: 0x1101_2111

Bits	Access	Name	Description	Reset
[31:30]	-	reserved	保留。	0x0
[29:28]	RW_SEC	{vdh_slv_sec_acc_ctrl, vdh_slv_sec_acc_disable }	VDH安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[27:26]	-	reserved	保留。	0x0
[25:24]	RW_SEC	{gdc_slv_sec_acc_ctrl, gdc_slv_sec_acc_disable }	GDC安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[23:18]	-	reserved	保留。	0x00
[17:16]	RW_SEC	{vgs1_slv_sec_acc_ctrl, vgs1_slv_sec_acc_disable }	VGS1安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[15:14]	-	reserved	保留。	0x0
[13:12]	RW_SEC	{vgs0_slv_sec_acc_ctrl, vgs0_slv_sec_acc_disable }	VGS0安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x2
[11:10]	-	reserved	保留。	0x0
[9:8]	RW_SEC	{jpgd_slv_sec_acc_ctrl, jpgd_slv_sec_acc_disable }	JPGD安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[7:6]	-	reserved	保留。	0x0
[5:4]	RW_SEC	{jpge_slv_sec_acc_ctrl, jpge_slv_sec_acc_disable }	JPGE安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[3:2]	-	reserved	保留。	0x0
[1:0]	RW_SEC	{dpu_slv_sec_acc_ctrl, dpu_slv_sec_acc_disable }	DPU安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1

SEC_CTRL3

SEC_CTRL3为SLAVE系统安全属性控制寄存器3。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x600C Total Reset Value: 0x0000_0111


Bits	Access	Name	Description	Reset
[31:13]	-	reserved	保留。	0x00000
[12:11]	RW_SEC	{ddrc_slv_sec_acc_ctrl, ddrc_slv_sec_acc_disable }	DDRC安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x0
[10:6]	-	reserved	保留。	0x0
[5:4]	RW_SEC	{avsp_slv_sec_acc_ctrl, avsp_slv_sec_acc_disable}	AVSP安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1
[3:2]	-	reserved	保留。	0x0
[1:0]	RW_SEC	{vpss_slv_sec_acc_ctrl, vpss_slv_sec_acc_disable }	VPSS安全访问模式控制。 00：开启安全模式，由模块自行鉴权； 10：开启安全模式，仅支持安全访问； X1：关闭安全模式。	0x1

SEC_CTRL4

SEC_CTRL4为MASTER系统安全属性控制寄存器4。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6010 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:30]	RW_SEC	dpu_mst_ar_sec_mode	DDRT0 Master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[29:28]	RW_SEC	dpu_mst_aw_sec_mode	DDRT0 Master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[27:26]	RW_SEC	vdh_mst_ar_sec_mode	VDH Master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[25:24]	RW_SEC	vdh_mst_aw_sec_mode	VDH Master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[23:22]	RW_SEC	dsp1_idma_mst_ar_sec_mode	DSP1 idma master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[21:20]	RW_SEC	dsp1_idma_mst_aw_sec_mode	DSP1 idma master写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[19:18]	RW_SEC	dsp1_inst_mst_ar_sec_mode	DSP1 instruction master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[17:16]	RW_SEC	dsp1_inst_mst_aw_sec_mode	DSP1 instruction master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[15:14]	RW_SEC	dsp1_data_mst_ar_sec_mode	DSP1 data master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留。	0x0
[13:12]	RW_SEC	dsp1_data_mst_aw_sec_mode	DSP1 data master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[11:10]	RW_SEC	dsp0_idma_mst_ar_sec_mode	DSP0 idma master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[9:8]	RW_SEC	dsp0_idma_mst_aw_sec_mode	DSP0 idma master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[7:6]	RW_SEC	dsp0_inst_mst_ar_sec_mode	DSP0 instruction master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[5:4]	RW_SEC	dsp0_inst_mst_aw_sec_mode	DSP0 instruction master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[3:2]	RW_SEC	dsp0_data_mst_ar_sec_mode	DSP0 data master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[1:0]	RW_SEC	dsp0_data_mst_aw_sec_mode	DSP0 data master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0

SEC_CTRL5

SEC_CTRL5为MASTER系统安全属性控制寄存器5。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6014 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:12]	-	reserved	保留	0x00000
[11:10]	RW_SEC	jpgd_mst_ar_sec_mode	DDRT1 Master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[9:8]	RW_SEC	jpgd_mst_aw_sec_mode	DDRT1 Master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[7:6]	RW_SEC	ddrt1_mst_ar_sec_mode	DDRT1 Master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[5:4]	RW_SEC	ddrt1_mst_aw_sec_mode	DDRT1 Master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[3:2]	RW_SEC	ddrt0_mst_ar_sec_mode	DDRT0 Master端读通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0
[1:0]	RW_SEC	ddrt0_mst_aw_sec_mode	DDRT0 Master端写通道安全访问控制模式。 00：非安全模式； 01：安全模式。其他：保留	0x0

SEC_BOOTRAM_CTRL

SEC_BOOTRAM_CTRL为BOOT RAM复用使能控制寄存器。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6080 Total Reset Value: 0x0000_0001


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_SEC	bootram_ram_sel	VGS模块RAM复用为Boot RAM功能选择。 0：VGS； 1：Boot RAM。	0x1

SEC_BOOTRAM_SEC_CFG

SEC_BOOTRAM_SEC_CFG为BOOT RAM 安全属性配置寄存器。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6090 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RW_SEC_LOCK	bootram_sec_cfg	bootram 安全读区间，从0地址开始，单位为1KB。 bootram_sec_cfg_lock写1后锁定，不能修改。	0x00

SEC_BOOTRAM_RO_CFG

SEC_BOOTRAM_RO_CFG为BOOT RAM 只读属性配置寄存器。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6094 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RW_SEC_LOCK	bootram_ro_cfg	bootram 只读区间，从0地址开始，单位为1KB。 bootram_ro_cfg_lock写1后锁定，不能修改。	0x00

SEC_BOOTRAM_SEC_CFG_LOCK1

SEC_BOOTRAM_SEC_CFG_LOCK1为BOOT RAM 安全属性配置LOCK寄存器。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x6098 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_SEC_LOCK	bootram_sec_lock	bootram 安全读区间配置LOCK寄存器。oneway lock，写1后无法修改。	0x0

SEC_BOOTRAM_RO_CFG_LOCK2

SEC_BOOTRAM_RO_CFG_LOCK2为BOOT RAM 只读属性配置LOCK寄存器。（安全寄存器，仅安全模块可以访问）

Offset Address: 0x609C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RW_SEC_LOCK	bootram_ro_lock	bootram 只读区间配置LOCK寄存器。oneway lock，写1后无法修改。	0x0

PCIE地址白名单寄存器

地址白名单寄存器概览

PCIE Master AXI总线读写访问区域可通过白名单限制，对应寄存器概览如表3-9所示，注意该白名单只能被本芯片CPU配置。

PCIE地址白名单寄存器概览（基地址：0x0_1022_0000）

偏移地址	名称	描述	页码
0x1000	PCIE_MST_AWDDR_FILT_EN1	PCIE MASTER写地址限制使能1	3-175
0x1010	PCIE_MST_AW_ADDR_LOW0	PCIE MASTER第一段限制写地址的低写地址	3-175
0x1014	PCIE_MST_AW_ADDR_HIGH0	PCIE MASTER第一段限制写地址的高写地址	3-176
0x1018	PCIE_MST_AW_ADDR_LOW1	PCIE MASTER第二段限制写地址的低写地址	3-176
0x101C	PCIE_MST_AW_ADDR_HIGH1	PCIE MASTER第二段限制写地址的高写地址	3-177
0x1020	PCIE_MST_AW_ADDR_LOW2	PCIE MASTER第三段限制写地址的低写地址	3-177
0x1024	PCIE_MST_AW_ADDR_HIGH2	PCIE MASTER第三段限制写地址的高写地址	3-177
0x1028	PCIE_MST_AW_ADDR_LOW3	PCIE MASTER第四段限制写地址的低写地址	3-178
0x102C	PCIE_MST_AW_ADDR_HIGH3	PCIE MASTER第四段限制写地址的高写地址	3-178
0x1030	PCIE_MST_AW_ADDR_LOW4	PCIE MASTER第五段限制写地址的低写地址	3-178
0x1034	PCIE_MST_AW_ADDR_HIGH4	PCIE MASTER第五段限制写地址的高写地址	3-179
0x1038	PCIE_MST_AW_ADDR_LOW5	PCIE MASTER第六段限制写地址的低写地址	3-179
0x103C	PCIE_MST_AW_ADDR_HIGH5	PCIE MASTER第六段限制写地址的高写地址	3-179
0x1040	PCIE_MST_AW_ADDR_LOW6	PCIE MASTER第七段限制写地址的低写地址	3-180
0x1044	PCIE_MST_AW_ADDR_HIGH6	PCIE MASTER第七段限制写地址的高写地址	3-180
0x1048	PCIE_MST_AW_ADDR_LOW7	PCIE MASTER第八段限制写地址的低写地址	3-181
0x104C	PCIE_MST_AW_ADDR_HIGH7	PCIE MASTER第八段限制写地址的高写地址	3-181
0x1050	PCIE_MST_AW_ADDR_LOW8	PCIE MASTER第九段限制写地址的低写地址	3-181
0x1054	PCIE_MST_AW_ADDR_HIGH8	PCIE MASTER第九段限制写地址的高写地址	3-182
0x1058	PCIE_MST_AW_ADDR_LOW9	PCIE MASTER第十段限制写地址的低写地址	3-182
0x105C	PCIE_MST_AW_ADDR_HIGH9	PCIE MASTER第十段限制写地址的高写地址	3-182
0x1060	PCIE_MST_AW_ADDR_LOW10	PCIE MASTER第十一段限制写地址的低写地址	3-183
0x1064	PCIE_MST_AW_ADDR_HIGH10	PCIE MASTER第十一段限制写地址的高写地址	3-183
0x1068	PCIE_MST_AW_ADDR_LOW11	PCIE MASTER第十二段限制写地址的低写地址	3-183
0x106C	PCIE_MST_AW_ADDR_HIGH11	PCIE MASTER第十二段限制写地址的高写地址	3-184
0x1070	PCIE_MST_AW_ADDR_LOW12	PCIE MASTER第十三段限制写地址的低写地址	3-184
0x1074	PCIE_MST_AW_ADDR_HIGH12	PCIE MASTER第十三段限制写地址的高写地址	3-185
0x1078	PCIE_MST_AW_ADDR_LOW13	PCIE MASTER第十四段限制写地址的低写地址	3-185
0x107C	PCIE_MST_AW_ADDR_HIGH13	PCIE MASTER第十四段限制写地址的高写地址	3-185
0x1080	PCIE_MST_AW_ADDR_LOW14	PCIE MASTER第十五段限制写地址的低写地址	3-186
0x1084	PCIE_MST_AW_ADDR_HIGH14	PCIE MASTER第十五段限制写地址的高写地址	3-186
0x1088	PCIE_MST_AW_ADDR_LOW15	PCIE MASTER第十六段限制写地址的低写地址	3-186
0x108C	PCIE_MST_AW_ADDR_HIGH15	PCIE MASTER第十六段限制写地址的高写地址	3-187
0x1090	PCIE_MST_ARDDR_FILT_EN1	PCIE MASTER读地址限制使能1	3-187
0x10A0	PCIE_MST_AR_ADDR_LOW0	PCIE MASTER第一段限制读地址的低读地址	3-187
0x10A4	PCIE_MST_AR_ADDR_HIGH0	PCIE MASTER第一段限制读地址的高读地址	3-188
0x10A8	PCIE_MST_AR_ADDR_LOW1	PCIE MASTER第二段限制读地址的低读地址	3-188
0x10AC	PCIE_MST_AR_ADDR_HIGH1	PCIE MASTER第二段限制读地址的高读地址	3-189
0x10B0	PCIE_MST_AR_ADDR_LOW2	PCIE MASTER第三段限制读地址的低读地址	3-189
0x10B4	PCIE_MST_AR_ADDR_HIGH2	PCIE MASTER第三段限制读地址的高读地址	3-189
0x10B8	PCIE_MST_AR_ADDR_LOW3	PCIE MASTER第四段限制读地址的低读地址	3-190
0x10BC	PCIE_MST_AR_ADDR_HIGH3	PCIE MASTER第四段限制读地址的高读地址	3-190
0x10C0	PCIE_MST_AR_ADDR_LOW4	PCIE MASTER第五段限制读地址的低读地址	3-190
0x10C4	PCIE_MST_AR_ADDR_HIGH4	PCIE MASTER第五段限制读地址的高读地址	3-191
0x10C8	PCIE_MST_AR_ADDR_LOW5	PCIE MASTER第六段限制读地址的低读地址	3-191
0x10CC	PCIE_MST_AR_ADDR_HIGH5	PCIE MASTER第六段限制读地址的高读地址	3-191
0x10D0	PCIE_MST_AR_ADDR_LOW6	PCIE MASTER第七段限制读地址的低读地址	3-192
0x10D4	PCIE_MST_AR_ADDR_HIGH6	PCIE MASTER第七段限制读地址的高读地址	3-192
0x10D8	PCIE_MST_AR_ADDR_LOW7	PCIE MASTER第八段限制读地址的低读地址	3-193
0x10DC	PCIE_MST_AR_ADDR_HIGH7	PCIE MASTER第八段限制读地址的高读地址	3-193
0x10E0	PCIE_MST_AR_ADDR_LOW8	PCIE MASTER第九段限制读地址的低读地址	3-193
0x10E4	PCIE_MST_AR_ADDR_HIGH8	PCIE MASTER第九段限制读地址的高读地址	3-194
0x10E8	PCIE_MST_AR_ADDR_LOW9	PCIE MASTER第十段限制读地址的低读地址	3-194
0x10EC	PCIE_MST_AR_ADDR_HIGH9	PCIE MASTER第十段限制读地址的高读地址	3-194
0x10F0	PCIE_MST_AR_ADDR_LOW10	PCIE MASTER第十一段限制读地址的低读地址	3-195
0x10F4	PCIE_MST_AR_ADDR_HIGH10	PCIE MASTER第十一段限制读地址的高读地址	3-195
0x10F8	PCIE_MST_AR_ADDR_LOW11	PCIE MASTER第十二段限制读地址的低读地址	3-195
0x10FC	PCIE_MST_AR_ADDR_HIGH11	PCIE MASTER第十二段限制读地址的高读地址	3-196
0x1100	PCIE_MST_AR_ADDR_LOW12	PCIE MASTER第十三段限制读地址的低读地址	3-196
0x1104	PCIE_MST_AR_ADDR_HIGH12	PCIE MASTER第十三段限制读地址的高读地址	3-197
0x1108	PCIE_MST_AR_ADDR_LOW13	PCIE MASTER第十四段限制读地址的低读地址	3-197
0x110C	PCIE_MST_AR_ADDR_HIGH13	PCIE MASTER第十四段限制读地址的高读地址	3-197
0x1110	PCIE_MST_AR_ADDR_LOW14	PCIE MASTER第十五段限制读地址的低读地址	3-198
0x1114	PCIE_MST_AR_ADDR_HIGH14	PCIE MASTER第十五段限制读地址的高读地址	3-198
0x1118	PCIE_MST_AR_ADDR_LOW15	PCIE MASTER第十六段限制读地址的低读地址	3-198
0x111C	PCIE_MST_AR_ADDR_HIGH15	PCIE MASTER第十六段限制读地址的高读地址	3-199

地址白名单寄存器描述

PCIE_MST_AWDDR_FILT_EN1

PCIE_MST_AWDDR_FILT_EN1为PCIE MASTER写地址限制使能1。该寄存器不会被系统软复位所复位。

Offset Address: 0x1000 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RW_HRST	aw_addr_filt_enable	写区域限制使能。 0：不使能，PCIE不限制访问范围； 1：使能16段地址空间，PCIE只能访问该范围。	0x0

PCIE_MST_AW_ADDR_LOW0

PCIE_MST_AW_ADDR_LOW0为PCIE MASTER第一段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1010 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_0	第一段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH0

PCIE_MST_AW_ADDR_HIGH0为PCIE MASTER第一段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1014 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_0	第一段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW1

PCIE_MST_AW_ADDR_LOW1为PCIE MASTER第二段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1018 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_1	第二段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH1

PCIE_MST_AW_ADDR_HIGH1为PCIE MASTER第二段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x101C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_1	第二段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW2

PCIE_MST_AW_ADDR_LOW2为PCIE MASTER第三段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1020 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_2	第三段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH2

PCIE_MST_AW_ADDR_HIGH2为PCIE MASTER第三段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1024 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_2	第三段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW3

PCIE_MST_AW_ADDR_LOW3为PCIE MASTER第四段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1028 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_3	第四段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH3

PCIE_MST_AW_ADDR_HIGH3为PCIE MASTER第四段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x102C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_3	第四段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW4

PCIE_MST_AW_ADDR_LOW4为PCIE MASTER第五段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1030 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_4	第五段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH4

PCIE_MST_AW_ADDR_HIGH4为PCIE MASTER第五段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1034 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_4	第五段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW5

PCIE_MST_AW_ADDR_LOW5为PCIE MASTER第六段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1038 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_5	第六段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH5

PCIE_MST_AW_ADDR_HIGH5为PCIE MASTER第六段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x103C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_5	第六段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW6

PCIE_MST_AW_ADDR_LOW6为PCIE MASTER第七段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1040 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_6	第七段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH6

PCIE_MST_AW_ADDR_HIGH6为PCIE MASTER第七段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1044 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_6	第七段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW7

PCIE_MST_AW_ADDR_LOW7为PCIE MASTER第八段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1048 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_7	第八段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH7

PCIE_MST_AW_ADDR_HIGH7为PCIE MASTER第八段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x104C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_7	第八段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW8

PCIE_MST_AW_ADDR_LOW8为PCIE MASTER第九段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1050 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_8	第九段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH8

PCIE_MST_AW_ADDR_HIGH8为PCIE MASTER第九段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1054 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_8	第九段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW9

PCIE_MST_AW_ADDR_LOW9为PCIE MASTER第十段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1058 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_9	第十段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH9

PCIE_MST_AW_ADDR_HIGH9为PCIE MASTER第十段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x105C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_9	第十段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW10

PCIE_MST_AW_ADDR_LOW10为PCIE MASTER第十一段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1060 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_10	第十一段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH10

PCIE_MST_AW_ADDR_HIGH10为PCIE MASTER第十一段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1064 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_10	第十一段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW11

PCIE_MST_AW_ADDR_LOW11为PCIE MASTER第十二段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1068 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_11	第十二段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH11

PCIE_MST_AW_ADDR_HIGH11为PCIE MASTER第十二段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x106C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_11	第十二段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW12

PCIE_MST_AW_ADDR_LOW12为PCIE MASTER第十三段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1070 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_12	第十三段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH12

PCIE_MST_AW_ADDR_HIGH12为PCIE MASTER第十三段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1074 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_12	第十三段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW13

PCIE_MST_AW_ADDR_LOW13为PCIE MASTER第十四段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1078 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_13	第十四段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH13

PCIE_MST_AW_ADDR_HIGH13为PCIE MASTER第十四段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x107C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_13	第十四段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW14

PCIE_MST_AW_ADDR_LOW14为PCIE MASTER第十五段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1080 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_14	第十五段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH14

PCIE_MST_AW_ADDR_HIGH14为PCIE MASTER第十五段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1084 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_14	第十五段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_LOW15

PCIE_MST_AW_ADDR_LOW15为PCIE MASTER第十六段限制写地址的低写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1088 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_low_15	第十六段写地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AW_ADDR_HIGH15

PCIE_MST_AW_ADDR_HIGH15为PCIE MASTER第十六段限制写地址的高写地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x108C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	aw_addr_high_15	第十六段写地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_ARDDR_FILT_EN1

PCIE_MST_ARDDR_FILT_EN1为PCIE MASTER读地址限制使能1。该寄存器不会被系统软复位所复位。

Offset Address: 0x1090 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RW_HRST	ar_addr_filt_enable	读区域限制使能。 0：不使能，PCIE不限制访问范围； 1：使能16段地址空间，PCIE只能访问该范围。	0x0

PCIE_MST_AR_ADDR_LOW0

PCIE_MST_AR_ADDR_LOW0为PCIE MASTER第一段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10A0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_0	第一段读地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH0

PCIE_MST_AR_ADDR_HIGH0为PCIE MASTER第一段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10A4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_0	第一段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW1

PCIE_MST_AR_ADDR_LOW1为PCIE MASTER第二段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10A8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_1	第二段读地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH1

PCIE_MST_AR_ADDR_HIGH1为PCIE MASTER第二段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10AC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_1	第二段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW2

PCIE_MST_AR_ADDR_LOW2为PCIE MASTER第三段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10B0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_2	第三段读地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH2

PCIE_MST_AR_ADDR_HIGH2为PCIE MASTER第三段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10B4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_2	第三段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW3

PCIE_MST_AR_ADDR_LOW3为PCIE MASTER第四段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10B8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_3	第四段读地址限制区域的最小地址，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH3

PCIE_MST_AR_ADDR_HIGH3为PCIE MASTER第四段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10BC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_3	第四段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW4

PCIE_MST_AR_ADDR_LOW4为PCIE MASTER第五段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10C0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_4	第五段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH4

PCIE_MST_AR_ADDR_HIGH4为PCIE MASTER第五段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10C4 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_4	第五段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW5

PCIE_MST_AR_ADDR_LOW5为PCIE MASTER第六段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10C8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_5	第六段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH5

PCIE_MST_AR_ADDR_HIGH5为PCIE MASTER第六段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10CC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_5	第六段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW6

PCIE_MST_AR_ADDR_LOW6为PCIE MASTER第七段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10D0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_6	第七段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH6

PCIE_MST_AR_ADDR_HIGH6为PCIE MASTER第七段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10D4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_6	第七段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW7

PCIE_MST_AR_ADDR_LOW7为PCIE MASTER第八段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10D8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_7	第八段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH7

PCIE_MST_AR_ADDR_HIGH7为PCIE MASTER第八段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10DC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_7	第八段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW8

PCIE_MST_AR_ADDR_LOW8为PCIE MASTER第九段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10E0 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_8	第九段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH8

PCIE_MST_AR_ADDR_HIGH8为PCIE MASTER第九段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10E4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_8	第九段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW9

PCIE_MST_AR_ADDR_LOW9为PCIE MASTER第十段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10E8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_9	第十段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH9

PCIE_MST_AR_ADDR_HIGH9为PCIE MASTER第十段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10EC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_9	第十段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW10

PCIE_MST_AR_ADDR_LOW10为PCIE MASTER第十一段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10F0 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_10	第十一段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH10

PCIE_MST_AR_ADDR_HIGH10为PCIE MASTER第十一段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10F4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_10	第十一段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW11

PCIE_MST_AR_ADDR_LOW11为PCIE MASTER第十二段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10F8 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_11	第十二段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH11

PCIE_MST_AR_ADDR_HIGH11为PCIE MASTER第十二段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x10FC Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_11	第十二段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW12

PCIE_MST_AR_ADDR_LOW12为PCIE MASTER第十三段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1100 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_12	第十三段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH12

PCIE_MST_AR_ADDR_HIGH12为PCIE MASTER第十三段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1104 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_12	第十三段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW13

PCIE_MST_AR_ADDR_LOW13为PCIE MASTER第十四段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1108 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_13	第十四段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH13

PCIE_MST_AR_ADDR_HIGH13为PCIE MASTER第十四段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x110C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_13	第十四段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW14

PCIE_MST_AR_ADDR_LOW14为PCIE MASTER第十五段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1110 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_14	第十五段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH14

PCIE_MST_AR_ADDR_HIGH14为PCIE MASTER第十五段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1114 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_14	第十五段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_LOW15

PCIE_MST_AR_ADDR_LOW15为PCIE MASTER第十六段限制读地址的低读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x1118 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_low_15	第十六段读地址限制区域的最小地址高24bit，只有本芯片CPU才能配置。本寄存器值表示最小地址的高24bit。	0x000000

PCIE_MST_AR_ADDR_HIGH15

PCIE_MST_AR_ADDR_HIGH15为PCIE MASTER第十六段限制读地址的高读地址。该寄存器不会被系统软复位所复位。

Offset Address: 0x111C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留	0x00
[23:0]	RW_HRST	ar_addr_high_15	第十六段读地址限制区域的最大地址，只有本芯片CPU才能配置。本寄存器值表示最大地址的高24bit。	0x000000

SPI_CFG寄存器

SPI_CFG寄存器概览

SPI_CFG寄存器概览如表3-10所示。

SPI_CFG_REG寄存器概览（基地址：0x0_102E_0000）

偏移地址	名称	描述	页码
0x4	SPI_CFG	SPI配置寄存器	3-199

SPI_CFG寄存器描述

SPI_CFG

SPI_CFG为SPI配置寄存器。

Offset Address: 0x4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留	0x00000000
[1]	RW	spi_mem_ck_gt_en	SPI0/1/2/3 MEMORY门控控制。 0：门控不生效； 1：门控生效。	0x0
[0]	RW	spi3_cs_pctrl	SPI3片选信号极性控制。 0：SPI_CSN低有效； 1：SPI_CSN高有效。	0x0

DMA_PERI_CHANNEL_REQ_SEL寄存器

寄存器概览

DMA_PERI_CHANNEL_REQ_SEL_REG寄存器概览如表3-11所示。

DMA_PERI_CHANNEL_REQ_SEL_REG寄存器概览 (基地址：0x0_102E_0000)

偏移地址	名称	描述	页码
0x24	edma_peri_channel_req_sel	外设req清除信号源头配置寄存器。	3-200

寄存器描述

DMA_PERI_CHANNEL_REQ_SEL

DMA_PERI_CHANNEL_REQ_SEL为外设req清除信号来源配置寄存器。

Offset Address: 0x24 Total Reset Value: 0xF03C_0003


Bits	Access	Name	Description	Reset
[31:0]	RW	edma_peri_channel_req_sel	外设req清除信号源头配置寄存器，每一bit表示对应外设req清除信号来源是EDMAC还是MCU_DMAC，以bit0为例，其它类似： 0：MCU_DMAC 1：EDMAC	0xF03C_0003

DMA控制器

概述

DMA(Direct Memory Access)是一种高速的数据传输操作，允许不通过CPU在外部设备和存储器之间直接读写数据。DMAC（DMA Controller）直接在存储器和外设、外设和外设、存储器和存储器之间进行数据传输，避免CPU干涉并减少了CPU中断处理开销。

芯片支持两个DMAC，分别为EDMAC和MCU_DMAC。其中MCU_DMAC在TEE/REE业务场景下，仅支持访问非安全空间。

特点

DMAC有如下特点：

提供8个DMA通道，每个通道可配置用于一种单向传输。
支持内存到内存、内存到外设、外设到内存之间的传输。
在外设传输时，支持DMAC流控和外设流控方式。
支持32路外设请求，每路请求包括Single、Burst和Last Single三种请求。
支持DMA链表传输。
支持通道优先级可配。
支持DMA BURST长度软件可配。
支持8bit、16bit、32bit、64bit数据位宽方式传输。
只支持小端模式。

功能描述

两个DMAC的差异说明

外设请求线差异

两个DMAC的Single和Burst硬件请求和相应设备的对应关系相同，唯一差异点是默认对接的外设不同，如表3-12所示。

DMAC外设Single和Burst硬件请求线编号说明

外设硬件请求线编号	对应设备
0	I2C0 RX通道DMA请求（默认由EDMAC控制）
1	I2C0 TX通道DMA请求（默认由EDMAC控制）
2	I2C1 RX通道DMA请求（默认由MCU_DMAC控制）
3	I2C1 TX通道DMA请求（默认由MCU_DMAC控制）
4	I2C2 RX通道DMA请求（默认由MCU_DMAC控制）
5	I2C2 TX通道DMA请求（默认由MCU_DMAC控制）
6	I2C3 RX通道DMA请求（默认由MCU_DMAC控制）
7	I2C3 TX通道DMA请求（默认由MCU_DMAC控制）
8	I2C4 RX通道DMA请求（默认由MCU_DMAC控制）
9	I2C4 TX通道DMA请求（默认由MCU_DMAC控制）
10	I2C5 RX通道DMA请求（默认由MCU_DMAC控制）
11	I2C5 TX通道DMA请求（默认由MCU_DMAC控制）
12	SPI0 RX通道DMA请求（默认由MCU_DMAC控制）
13	SPI0 TX通道DMA请求（默认由MCU_DMAC控制）
14	SPI1 RX通道DMA请求（默认由MCU_DMAC控制）
15	SPI1 TX通道DMA请求（默认由MCU_DMAC控制）
16	SPI2 RX通道DMA请求（默认由MCU_DMAC控制）
17	SPI2 TX通道DMA请求（默认由MCU_DMAC控制）
18	SPI3 RX通道DMA请求（默认由EDMAC控制）
19	SPI3 TX通道DMA请求（默认由EDMAC控制）
20	UART0 RX通道DMA请求（默认由EDMAC控制）
21	UART0 TX通道DMA请求（默认由EDMAC控制）
22	UART1 RX通道DMA请求（默认由MCU_DMAC控制）
23	UART1 TX通道DMA请求（默认由MCU_DMAC控制）
24	UART2 RX通道DMA请求（默认由MCU_DMAC控制）
25	UART2 TX通道DMA请求（默认由MCU_DMAC控制）
26	UART3 RX通道DMA请求（默认由MCU_DMAC控制）
27	UART3 TX通道DMA请求（默认由MCU_DMAC控制）
28	UART4 RX通道DMA请求（默认由EDMAC控制）
29	UART4 TX通道DMA请求（默认由EDMAC控制）
30	UART5 RX通道DMA请求（默认由EDMAC控制）
31	UART5 TX通道DMA请求（默认由EDMAC控制）

两个DMAC的Last Single硬件请求和相应设备的对应关系如表3-13所示，仅在外设流控模式时生效。当外设发出接收 Last Single请求时，表示外设请求DMAC触发最后一次数据传输。

DMAC外设接收 Last Single硬件请求线编号说明

外设硬件请求线编号	对应设备
0	保留
1	保留
2	保留
3	保留
4	保留
5	保留
6	保留
7	保留
8	保留
9	保留
10	保留
11	保留
12	保留
13	保留
14	保留
15	保留
16	保留
17	保留
18	保留
19	保留
20	UART0 RX通道DMA请求（默认由EDMAC控制）
21	保留
22	UART1 RX通道DMA请求（默认由MCU_DMAC控制）
23	保留
24	UART2 RX通道DMA请求（默认由MCU_DMAC控制）
25	保留
26	UART3 RX通道DMA请求（默认由MCU_DMAC控制）
27	保留
28	UART4 RX通道DMA请求（默认由EDMAC控制）
29	保留
30	UART5 RX通道DMA请求（默认由EDMAC控制）
31	保留

访问空间差异

两个DMAC可以访问的地址空间如表3-14所示，其中MCU_DMAC在TEE/REE业务场景下，仅支持访问非安全和共享属性的DDR空间。

DMAC访问空间说明

访问空间类型	描述
Memory	非安全属性的DDR空间
安全属性的DDR空间
共享属性的DDR空间
外设	I2C0
I2C1
I2C2
I2C3
I2C4
I2C5
SPI0
SPI1
SPI2
SPI3
UART0
UART1
UART2
UART3
UART4
UART5

基本传输

两个DMAC都支持三种基本传输，即内存之间的传输、内存到外设的传输以及外设到内存的传输。一次基本传输最大可搬运65535 Bytes的数据。

内存之间的传输是源地址和目的地址均为内存物理地址的传输。
内存到外设的传输是源地址为内存物理地址而目的地址为外设的数据TX FIFO寄存器地址的传输，且目的地址必须配置为在传输过程中固定不变。
外设到内存的传输是源地址为外设的数据RX FIFO寄存器地址而目的地址为内存物理地址的传输，且源地址必须配置为在传输过程中固定不变。
如果源地址配置为不递增，源地址需要和源端的传输位宽对齐，否则会报配置错误中断；如果源端为外设时，源端传输位宽的大小应该与外设RX FIFO位宽相等。
如果目的地址配置为不递增，目的地址需要和目的端的传输位宽对齐，否则会报配置错误中断；如果目的端为外设时，目的端传输位宽的大小应该与外设TX FIFO位宽相等。

须知

对于内存到外设以及外设到内存的传输，当一次传输的数据量大于一次Burst传输时，DMA会优先响应Burst请求，而忽略Single请求。
当DMAC执行内存到外设的传输时，由于外设的TX FIFO水线及DMA目的端的Burst数据量设置不合理，可能导致DMA一次BURST传输数目大于TX FIFO剩余的空间，从而造成数据丢失。
当DMAC执行外设到内存的传输时，由于外设的RX FIFO水线及DMA源端的Burst数据量设置不合理，可能存在RX FIFO剩余的数据量大于DMA源端一次BURST数据量，但却小于RX水线的情况，此时外设不会产生RX BURST请求，而DMA只响应RX BURST请求，从而造成DMA挂死。

链表传输

两个DMAC都支持硬件链表功能，即DMA会在传完一次基本传输后从CPU预置的链表空间读回下一节点的信息，并自动开始下一节点的传输，期间不需要CPU的干预。每个链表节点最多传输65535 Bytes。

三种基本传输均支持DMA链表功能。

需要注意的是，如果通道的源地址空间为安全内存，那么链表信息也必须存放在安全内存当中，否则链表信息存放在非安全内存中。

说明

如果通过链表刷新进来的配置参数导致配置错误，那么本次传输直接结束并产生配置错误中断。
如果发生读链表错误或者配置错误且上一个链表节点中断使能有效时，那么在产生错误中断的同时会产生上一个链表节点完成中断，否则只会产生错误中断。

链表在DDR内存放的格式如图3-4所示。

链表在DDR内存放的格式示意图

中断和状态

可以通过查询寄存器CH_STAT来确定对应的通道是否正在工作，在工作中的通道无法配置通道参数。

通道完成中断用来指示通道传输完成。

链表节点完成中断用来指示链表的节点传输完成(需要配置C(n)_CONFIG [1]使能)。链表的节点中断使能可以被节点的链表内容刷新进来，所以链表可以分别控制每个节点是否产生中断。需要注意的是，最后一个链表节点只产生传输完成中断，而不产生节点完成中断。

配置错误中断用来指示通道或链表发生非法配置。

读链表错误中断和数据传输错误中断用来指示总线的响应错误，其中读链表错误中断发生在读链表信息期间，数据传输错误中断发生在传输数据期间。

DMAC提供各通道的当前信息查询。寄存器C(n)_CURR_CNT0用于查询剩余的数据量，寄存器C(n)_CURR_SRC_ADDR_L和C(n)_CURR_SRC_ADDR_H用于查询当前传输的源地址，寄存器C(n)_CURR_DES_ADDR_L和C(n)_CURR_DES_ADDR_H用于查询当前传输的目的地址。

说明

在传输开始前应该清除所有中断，保证工作时中断可以正常产生。
如果链表的每个节点传输比较少的数据，且CPU响应节点中断和清除中断需要时间，可能会导致有些节点中断查询不到，而被一起清除。
通道正常传输完成或者产生错误中断，通道使能自动清除。
通道为外设传输时，应在外设请求无效时查询，查询到值为DMAC实际剩余未搬移的数据量和下一次外设请求时搬移的地址。
通道为内存之间的传输时，DMAC内部一直在搬移，因此，查询到的值与DMAC实际搬移的值有一定差异，因此，内存之间传输时查询该寄存器意义不大。

通道安全配置

EDMAC可以通过配置寄存器C(n)_AXI_CONF的arprot域和awprot域来实现各个通道的安全属性，该域的配置遵循AXI总线协议，即寄存器C(n)_AXI_CONF的bit6和bit18反应通道n的读和写安全属性。只要arprot域或awprot域的安全标志位为0x0，该通道就为安全通道，否则为非安全通道。所有通道的安全属性均默认为安全通道。

MCU_DMAC不可以通过配置寄存器C(n)_AXI_CONF的arprot域和awprot域来实现各个通道的安全属性，所有通道的安全属性均为非安全通道。

说明

寄存器C(n)_AXI_CONF的awprot域和arprot域只被安全CPU配置。

工作方式

时钟和复位

EDMAC在使用前需要打开时钟并执行复位操作。

向CRG寄存器PERI_CRG2720[edma_axi_cken]写0x1，打开DMAC的AXI时钟门控，向CRG寄存器PERI_CRG2720 [edma_apb_cken]写0x1，打开DMAC的APB时钟门控。

向CRG寄存器PERI_CRG2720 [edma_srst_req]写0x1，对DMAC进行复位。

向CRG寄存器PERI_CRG2720 [edma_srst_req]写0x0，撤离对DMAC模块的复位。

----结束

MCU_DMAC在使用前需要打开时钟并执行复位操作。

向CRG寄存器PERI_CRG2721[mcu_edma_axi_cken]写0x1，打开MCU_DMAC的AXI时钟门控，向CRG寄存器PERI_CRG2721 [mcu_edma_apb_cken]写0x1，打开MCU_DMAC的APB时钟门控。

向CRG寄存器PERI_CRG2721[mcu_edma_srst_req]写0x1，对MCU_DMAC进行复位。

向CRG寄存器PERI_CRG2721[mcu_edma_srst_req]写0x0，撤离对MCU_DMAC模块的复位。

----结束

设置访问方式

默认情况下，EDMAC的全部通道均为安全属性，下述章节“3.7.4.3 初始化”、“3.7.4.4 基本传输”、“3.7.4.8 链表传输”、“3.7.4.9 中断处理”的访问主体只能为安全处理器，访问的DDR内存属性可以是安全属性以及共享属性。

如果想要非安全处理器访问EDMAC，需要安全处理器首先执行以下步骤：

依次向全部通道的C(n)_AXI_CONF寄存器的arprot域(bit[7:5])以及awprot域(bit[19:17])配置0x010，将通道的安全属性转换为非安全。

此时，DMAC的全部通道均为非安全属性，下述章节“3.7.4.3 初始化”、“3.7.4.4 基本传输”、“3.7.4.8 链表传输”、“3.7.4.9 中断处理”的访问主体只能为非安全处理器，访问的DDR内存属性可以是非安全属性以及共享属性。

---结束

MCU_DMAC不支持上述步骤更改通道属性，其所有通道的属性均为非安全通道。

初始化

在撤销复位以及设置访问方式后，DMAC应该进行初始化。初始化步骤如下：

根据场景需求，配置优先级控制寄存器CH_PRI。

向原始中断寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW、INT_ERR3_RAW的所有有效位写0x1，清除全部中断状态。

根据中断需求，配置中断屏蔽寄存器INT_TC1_MASK、INT_TC2_MASK、INT_ERR1_MASK、INT_ERR2_MASK、INT_ERR3_MASK。

依次向每个通道的各通道配置寄存器C(n)_CONFIG [ch_en]写0x0，关闭DMAC通道。

----结束

基本传输

DMAC初始化完成之后，需要配置并启动通道，才可以使用DMAC进行数据传输。具体步骤如下：

读寄存器CH_STAT，找出处于空闲的通道，并从中选择一个通道n用于配置。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x1<<n，清除选定通道的中断状态。

写通道寄存器C(n)_SRC_ADDR_L和C(n)_SRC_ADDR_H，设置源端的首物理地址。

写通道寄存器C(n)_DES_ADDR_L和C(n)_DES_ADDR_H，设置目的端的首物理地址。

写通道寄存器C(n)_LLI_L[chain_en]为0x0，表明本次传输为非链表传输。

写通道寄存器C(n)_CNT0 [a_count]，设置搬运数据量，最大为65535 Bytes。

写通道寄存器C(n)_CONFIG，设置地址类型、传输位宽、传输Burst Length、传输类型以及外设号。

写通道寄存器C(n)_CONFIG [ch_en]为0x1，使能通道，DMAC开始传输。

如果传输为内存和外设之间的传输，应该再启动对应外设，并打开其DMA功能。具体参考“外围设备”的I2C、UART、SPI章节。

----结束

说明

如果通道已经处于BUSY状态，软件向C(n)_CONFIG [ch_en]写0x1时，DMAC不会对此次操作做出任何反应。
如果通道启动后产生了配置错误中断，则不会进行实际传输。
寄存器的配置只能在通道处于空闲状态才能有效的配入，如果通道正在工作，那么本次配置不会改变寄存器的值，同时DMAC不会通知软件本次操作失败。
原始中断寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW均为写1清0寄存器，写0和读寄存器均不会改变原始状态。

内存之间的传输

内存到内存的传输示例步骤如下：

读寄存器CH_STAT，发现通道0空闲。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x1。

向寄存器C(0)_SRC_ADDR_L和C(0)_SRC_ADDR_H写0x084000000。

向寄存器C(0)_DES_ADDR_L和C(0)_DES_ADDR_H写0x085000000。

向寄存器C(0)_LLI_L[1:0]为0x0。

向寄存器C(0)_CNT0写0x1000。

向寄存器C(0)_CONFIG写0xcff33000。

向寄存器C(0)_CONFIG[ch_en]为0x1。

----结束

内存到外设的传输

内存到I2C0的传输示例步骤如下：

读寄存器CH_STAT，发现通道1空闲。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x2。

向寄存器C(1)_SRC_ADDR_L和C(1)_SRC_ADDR_H写0x084000000。

向寄存器C(1)_DES_ADDR_L和C(1)_DES_ADDR_H写0x011060000。

向寄存器C(1)_LLI_L[1:0]为0x0。

向寄存器C(1)_CNT0写0x10。

向寄存器C(1)_CONFIG写0x80000014。

向寄存器C(1)_CONFIG[ch_en]为0x1。

完成I2C0配置并打开DMA TX功能。

----结束

内存到UART0的传输示例步骤如下：

读寄存器CH_STAT，发现通道1空闲。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x2。

向寄存器C(1)_SRC_ADDR_L和C(1)_SRC_ADDR_H写0x084000000。

向寄存器C(1)_DES_ADDR_L和C(1)_DES_ADDR_H写0x012100000。

向寄存器C(1)_LLI_L[1:0]为0x0。

向寄存器C(1)_CNT0写0x10。

向寄存器C(1)_CONFIG写0x80000154。

向寄存器C(1)_CONFIG[ch_en]为0x1。

完成UART0配置并打开DMA TX功能。

----结束

内存到SSP0的传输示例步骤如下：

读寄存器CH_STAT，发现通道1空闲。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x2。

向寄存器C(1)_SRC_ADDR_L和C(1)_SRC_ADDR_H写0x084000000。

向寄存器C(1)_DES_ADDR_L和C(1)_DES_ADDR_H写0x012120008。

向寄存器C(1)_LLI_L[1:0]为0x0。

向寄存器C(1)_CNT0写0x10。

向寄存器C(1)_CONFIG写0x800110C4。

向寄存器C(1)_CONFIG[ch_en]为0x1。

完成SSP0配置并打开DMA TX功能。

----结束

外设到内存的传输

I2C0到内存的传输示例步骤如下：

读寄存器CH_STAT，发现通道2空闲。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x4。

向寄存器C(2)_SRC_ADDR_L和C(2)_SRC_ADDR_H写0x011060000。

向寄存器C(2)_DES_ADDR_L和C(2)_DES_ADDR_H写0x085000000。

向寄存器C(2)_LLI_L[1:0]为0x0。

向寄存器C(2)_CNT0写0x10。

向寄存器C(2)_CONFIG写0x40000008。

向寄存器C(2)_CONFIG[ch_en]为0x1。

完成I2C0配置并打开DMA RX功能。

----结束

UART0到内存的传输示例步骤如下：

读寄存器CH_STAT，发现通道2空闲。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x4。

向寄存器C(2)_SRC_ADDR_L和C(2)_SRC_ADDR_H写0x011040000。

向寄存器C(2)_DES_ADDR_L和C(2)_DES_ADDR_H写0x085000000。

向寄存器C(2)_LLI_L[1:0]为0x0。

向寄存器C(2)_CNT0写0x10。

向寄存器C(2)_CONFIG写0x40000148。

向寄存器C(2)_CONFIG[ch_en]为0x1。

完成UART0配置并打开DMA RX功能。

----结束

SSP0到内存的传输示例步骤如下：

读寄存器CH_STAT，发现通道2空闲。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x4。

向寄存器C(2)_SRC_ADDR_L和C(2)_SRC_ADDR_H写0x011070000。

向寄存器C(2)_DES_ADDR_L和C(2)_DES_ADDR_H写0x085000000。

向寄存器C(2)_LLI_L[1:0]为0x0。

向寄存器C(2)_CNT0写0x10。

向寄存器C(2)_CONFIG写0x400110C8。

向寄存器C(2)_CONFIG[ch_en]为0x1。

完成SSP0配置并打开DMA RX功能。

----结束

链表传输

读寄存器INT_STAT，找出处于空闲的通道，并从中选择一个通道n用于配置。

向寄存器INT_TC1_RAW、INT_TC2_RAW、INT_ERR1_RAW、INT_ERR2_RAW和INT_ERR3_RAW写0x1<<n，清除选定通道的中断状态。

软件开辟链表空间，链表空间地址需要512-bit对齐。向链表空间按顺序填入链表内容，具体参考“3.7.3.3 链表传输”章节。

写通道寄存器C(n)_SRC_ADDR_L和C(n)_SRC_ADDR_H，设置链表首节点源端的首物理地址。

写通道寄存器C(n)_DES_ADDR_L和C(n)_DES_ADDR_H，设置链表首节点目的端的首物理地址。

写通道寄存器C(n)_LLI_L[lli_l]和C(n)_LLI_H[lli_h]，设置链表空间的首地址。

写通道寄存器C(n)_LLI_L[chain_en]为0x2，表示本节点不是链表尾。

写通道寄存器C(n)_CNT0[a_count]，设置本节点搬运的数据量，最大为65535 Bytes。

写通道寄存器C(n)_CONFIG，设置本节点的地址类型、传输位宽、传输Burst Length、传输类型、外设号以及链表中断使能。

写通道寄存器C(n)_CONFIG [ch_en]为0x1，使能通道，DMAC开始传输。

如果传输为内存和外设之间的传输，应再启动对应外设，并打开其DMA功能。具体参考“外围设备”的I2C、UART、SPI章节。

----结束

说明

具体参照“3.7.4.4 基本传输”小节的说明。

中断处理

中断程序的处理流程如下：

读中断状态寄存器INT_STAT，找出发出中断请求的通道。如果多个通道同时上报，优先服务优先级高的通道。

读寄存器INT_TC1，比较选定的位是否为0x1，以确定对应通道发出的中断为传输完成中断。若是，则转到步骤4执行；否则转到步骤3继续执行。

读寄存器INT_ERR1、INT_ERR2、INT_ERR3，比较选定的位是否为0x1，以确定对应通道发出的中断为错误中断。若是，则转到步骤5执行；否则转到步骤6继续执行。

传输完成中断处理。可以分为以下几个子步骤：

写寄存器INT_TC1_RAW，对选定的位写入0x1，清除对应通道的中断状态。

取走或使用掉内存中的数据，有必要的话重新配置并启动该通道。

退出中断处理。

错误中断处理。可以分为以下几个子步骤：

根据错误类型清除错误中断状态。如果是配置错误，则向寄存器INT_ERR1_RAW选定的位写入0x1；如果是传输错误，则向寄存器INT_ERR2_RAW选定的位写入0x1；如果是链表传输错误，则向寄存器INT_ERR3_RAW选定的位写入0x1

给出错误信息，有必要的话重新配置并启动该通道。

退出中断处理。

链表节点传输完成中断处理。可以分为以下几个子步骤：

写寄存器INT_TC2_RAW，对选定的位写入0x1，清除对应通道的中断状态。

取走或使用掉内存中的数据。

退出中断处理。

----结束

DMAC寄存器概览

各模块的寄存器偏移地址中变量的取值范围和含义如表3-15所示。

各模块的寄存器偏移地址变量表

变量名称	取值范围	描述
n	0～7	支持的通道个数。

DMAC寄存器概览如表3-16所示。

DMAC基地址：0x0_1028_0000

MCU_DMAC基地址：0x0_110D_4000

DMAC寄存器概览

偏移地址	名称	描述	页码
0x0000	INT_STAT	中断状态寄存器	3-220
0x0004	INT_TC1	通道传输完成中断状态寄存器	3-221
0x0008	INT_TC2	链表节点传输完成中断状态寄存器	3-221
0x000C	INT_ERR1	配置错误中断状态寄存器	3-222
0x0010	INT_ERR2	数据传输错误中断状态寄存器	3-222
0x0014	INT_ERR3	读链表错误中断状态寄存器	3-222
0x0018	INT_TC1_MASK	通道传输完成中断屏蔽寄存器	3-223
0x001C	INT_TC2_MASK	链表节点传输完成中断屏蔽寄存器	3-223
0x0020	INT_ERR1_MASK	配置错误中断屏蔽寄存器	3-223
0x0024	INT_ERR2_MASK	数据传输错误中断屏蔽寄存器	3-224
0x0028	INT_ERR3_MASK	链表读取错误中断屏蔽寄存器	3-224
0x0404＋0x20 × n	C(n)_CURR_CNT0	通道n的剩余数据量寄存器	3-225
0x0408＋0x20 × n	C(n)_CURR_SRC_ADDR_L	通道n的源地址低位寄存器	3-225
0x040C＋0x20 × n	C(n)_CURR_SRC_ADDR_H	通道n的源地址高位寄存器	3-225
0x0410＋0x20 × n	C(n)_CURR_DES_ADDR_L	通道n的目的地址低位寄存器	3-225
0x0414＋0x20 × n	C(n)_CURR_DES_ADDR_H	通道n的目的地址高位寄存器	3-226
0x0600	INT_TC1_RAW	原始通道传输完成中断状态寄存器	3-226
0x0608	INT_TC2_RAW	原始链表节点传输完成中断状态寄存器	3-227
0x0610	INT_ERR1_RAW	原始配置错误中断状态寄存器	3-227
0x0618	INT_ERR2_RAW	原始数据传输错误中断状态寄存器	3-228
0x0620	INT_ERR3_RAW	原始链表读取错误中断状态寄存器	3-228
0x0688	CH_PRI	优先级控制寄存器	3-229
0x0690	CH_STAT	DMA状态寄存器	3-230
0x0694	SEC_CTRL	全局安全控制寄存器	3-231
0x0800＋0x40 × n	C(n)_LLI_L	通道n的链表地址低位配置寄存器	3-231
0x0804＋0x40 × n	C(n)_LLI_H	通道n的链表地址高位配置寄存器	3-232
0x081C＋0x40 × n	C(n)_CNT0	通道n的传输长度配置寄存器	3-232
0x0820＋0x40 × n	C(n)_SRC_ADDR_L	通道n的源地址低位配置寄存器	3-233
0x0824＋0x40 × n	C(n)_SRC_ADDR_H	通道n的源地址高位配置寄存器	3-233
0x0828＋0x40 × n	C(n)_DES_ADDR_L	通道n的目的地址低位配置寄存器	3-233
0x082C＋0x40 × n	C(n)_DES_ADDR_H	通道n的目的地址高位配置寄存器	3-233
0x0830＋0x40 × n	C(n)_CONFIG	通道n的配置寄存器	3-234
0x0834＋0x40 × n	C(n)_AXI_CONF	通道n的AXI特殊操作配置寄存器	3-237
0x0F00	DMAC_VERSION	版本寄存器	3-238

DMAC寄存器描述

INT_STAT

INT_STAT为中断状态寄存器。

Offset Address: 0x0000 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RO	int_stat	DMAC各通道经屏蔽后的中断状态，bit[7:0]分别对应通道7～0。 0：未产生中断； 1：已产生中断，该中断请求可能来自该通道的错误中断或传输完成中断。	0x00

INT_TC1

INT_TC1为通道传输完成中断状态寄存器。

Offset Address: 0x0004 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RO	int_tc1	DMAC各通道经过屏蔽后的通道传输完成中断状态，bit[7:0]分别对应通道7～0。 0：未产生中断； 1：已产生中断。	0x00

INT_TC2

INT_TC2为链表节点传输完成中断状态寄存器。

Offset Address: 0x0008 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RO	int_tc2	DMAC各通道经过屏蔽后的链表节点传输完成中断状态，bit[7:0]分别对应通道7～0。 0：未产生中断； 1：已产生中断。	0x00

INT_ERR1

INT_ERR1为配置错误中断状态寄存器。

Offset Address: 0x000C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RO	int_err1	DMAC各通道经过屏蔽后的配置错误中断状态，bit[7:0]分别对应通道7～0。 0：未产生中断； 1：已产生中断。	0x00

INT_ERR2

INT_ERR2为数据传输错误中断状态寄存器。

Offset Address: 0x0010 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RO	int_err2	DMAC各通道经过屏蔽后的数据传输错误中断状态，bit[7:0]分别对应通道7～0。 0：未产生中断； 1：已产生中断。	0x00

INT_ERR3

INT_ERR3为读链表错误中断状态寄存器。

Offset Address: 0x0014 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RO	int_err3	DMAC各通道经过屏蔽后的读链表错误中断状态，bit[7:0]分别对应通道7～0。 0：未产生中断； 1：已产生中断。	0x00

INT_TC1_MASK

INT_TC1_MASK为通道传输完成中断屏蔽寄存器。

Offset Address: 0x0018 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RW	int_tc1_mask	DMAC各通道传输完成中断屏蔽，bit[7:0]分别对应通道7～0。 0：屏蔽中断； 1：不屏蔽中断。	0x00

INT_TC2_MASK

INT_TC2_MASK为链表节点传输完成中断屏蔽寄存器。

Offset Address: 0x001C Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RW	int_tc2_mask	DMAC各通道链表节点传输完成中断屏蔽，bit[7:0]分别对应通道7～0。 0：屏蔽中断； 1：不屏蔽中断。	0x00

INT_ERR1_MASK

INT_ERR1_MASK为配置错误中断屏蔽寄存器。

Offset Address: 0x0020 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RW	int_err1_mask	DMAC各通道配置错误中断屏蔽，bit[7:0]分别对应通道7～0。 0：屏蔽中断； 1：不屏蔽中断。	0x00

INT_ERR2_MASK

INT_ERR2_MASK为数据传输错误中断屏蔽寄存器。

Offset Address: 0x0024 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RW	int_err2_mask	DMAC各数据传输错误中断屏蔽，bit[7:0]分别对应通道7～0。 0：屏蔽中断； 1：不屏蔽中断。	0x00

INT_ERR3_MASK

INT_ERR3_MASK为链表读取错误中断屏蔽寄存器。

Offset Address: 0x0028 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RW	int_err3_mask	DMAC各通道链表读取错误中断屏蔽，bit[7:0]分别对应通道7～0。 0：屏蔽中断； 1：不屏蔽中断。	0x00

C(n)_CURR_CNT0

C(n)_CURR_CNT0为通道n的剩余数据量寄存器。

Offset Address: 0x0404＋0x20 × cn Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:16]	-	reserved	保留。	0x0000
[15:0]	RO	curr_a_count	通道n当前节点剩余的Byte数。	0x0000

C(n)_CURR_SRC_ADDR_L

C(n)_CURR_SRC_ADDR_L为通道n的源地址寄存器。该寄存器继承通道的安全属性。

Offset Address: 0x0408＋0x20 × cn Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	curr_src_addr_l	通道n当前正在传输的源地址的低32位。	0x00000000

C(n)_CURR_SRC_ADDR_H

C(n)_CURR_SRC_ADDR_H为通道n的源地址高位寄存器。

Offset Address: 0x040C＋0x20 × n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1:0]	RO	curr_src_addr_h	通道n当前正在传输的源地址的高2位。	0x0

C(n)_CURR_DES_ADDR_L

C(n)_CURR_DES_ADDR_L为通道n的目的地址寄存器。该寄存器继承通道的安全属性。

Offset Address: 0x0410＋0x20 × n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RO	curr_des_addr_l	通道n当前正在传输的目的地址低32位。	0x00000000

C(n)_CURR_DES_ADDR_H

C(n)_CURR_DES_ADDR_H为通道n的目的地址高位寄存器。

Offset Address: 0x0414＋0x20 × n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1:0]	RO	curr_des_addr_h	通道n当前正在传输的目的地址的高2位。	0x0

INT_TC1_RAW

INT_TC1_RAW为原始通道传输完成中断状态寄存器。该寄存器的各个位域继承对应通道的安全属性。

Offset Address: 0x0600 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RWC	int_tc1_raw	各通道屏蔽前的通道传输完成中断状态，bit[7:0]分别对应通道7～0。读： 0：未产生中断； 1：已产生中断。写： 0：保持之前的值； 1：清除通道传输完成中断。	0x00

INT_TC2_RAW

INT_TC2_RAW为原始链表节点传输完成中断状态寄存器。该寄存器的各个位域继承对应通道的安全属性。

Offset Address: 0x0608 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RWC	int_tc2_raw	各通道屏蔽前的链表节点传输完成中断状态，bit[7:0]分别对应通道7～0。读： 0：未产生中断； 1：已产生中断。写： 0：保持之前的值； 1：清除节点完成中断。	0x00

INT_ERR1_RAW

INT_ERR1_RAW为原始配置错误中断状态寄存器。该寄存器的各个位域继承对应通道的安全属性。

Offset Address: 0x0610 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RWC	int_err1_raw	各通道屏蔽前的配置错误中断状态，bit[7:0]分别对应通道7～0。读： 0：未产生中断； 1：已产生中断。写： 0：保持之前的值； 1：清除配置错误中断。	0x00

INT_ERR2_RAW

INT_ERR2_RAW为原始数据传输错误中断状态寄存器。该寄存器的各个位域继承对应通道的安全属性。

Offset Address: 0x0618 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RWC	int_err2_raw	各通道屏蔽前的数据传输错误中断状态，bit[7:0]分别对应通道7～0。读： 0：未产生中断； 1：已产生中断。写： 0：保持之前的值； 1：清除数据传输错误中断。	0x00

INT_ERR3_RAW

INT_ERR3_RAW为原始链表读取错误中断状态寄存器。该寄存器的各个位域继承对应通道的安全属性。

Offset Address: 0x0620 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RWC	int_err3_raw	各通道屏蔽前的链表读取错误中断状态，bit[7:0]分别对应通道7～0。读： 0：未产生中断； 1：已产生中断。写： 0：保持之前的值； 1：清除链表读取错误中断。	0x00

CH_PRI

CH_PRI为优先级控制寄存器。该寄存器只能被安全CPU访问。

Offset Address: 0x0688 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:16]	-	reserved	保留。	0x0000
[15:14]	RW	ch7_pri	通道7优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0
[13:12]	RW	ch6_pri	通道6优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0
[11:10]	RW	ch5_pri	通道5优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0
[9:8]	RW	ch4_pri	通道4优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0
[7:6]	RW	ch3_pri	通道3优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0
[5:4]	RW	ch2_pri	通道2优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0
[3:2]	RW	ch1_pri	通道1优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0
[1:0]	RW	ch0_pri	通道0优先级模式配置寄存器。 00：0优先级(最高)； 01：1优先级； 10：2优先级； 11：3优先级(最低)。	0x0

CH_STAT

CH_STAT为DMA状态寄存器。

Offset Address: 0x0690 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7:0]	RO	ch_stat	DMAC通道状态寄存器，bit[7:0]分别对应通道7～0。 0：对应的DMAC通道目前没有工作； 1：对应的DMAC通道目前正在工作。	0x00

SEC_CTRL

SEC_CTRL为DMA全局安全控制寄存器。

Offset Address: 0x0694 Total Reset Value: 0x0000_0002


Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[1]	RW	intr_sec_ctrl	中断安全控制寄存器(只能通过安全操作访问)。 0：安全操作只能访问安全通道的中断信息，安全中断通过DMAC上报，非安全中断通过DMAC_NS上报； 1：安全操作能访问所有通道的信息，安全中断和非安全中断都会通过DMAC上报，DMAC_NS只上报非安全中断	0x1
[0]	RW	global_sec	全局寄存器的安全控制寄存器(只能通过安全操作访问)。 0：CH_PRI只有安全操作才能访问； 1：CH_PRI可以受安全和非安全操作访问。	0x0

C(n)_LLI_L

C(n)_LLI_L为通道n的链表地址配置寄存器。该寄存器继承通道的安全属性。

Offset Address: 0x0800＋0x40 × n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:6]	RW	lli_l	通道n的下一个链表节点地址的[31:6]位，链表地址始终是512-bit对齐。	0x0000000
[5:2]	-	reserved	保留。	0x0
[1:0]	RW	chain_en	通道的链接使能。 00：链表链接使能无效； 01：保留； 10：链表链接使能有效； 11：保留。	0x0

C(n)_LLI_H

C(n)_LLI_H为通道n的链表地址高位配置寄存器。

Offset Address: 0x0804＋0x40 × n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1:0]	RW	lli_h	通道n的下一个链表节点地址的[33:32]位，链表地址始终是512-bit对齐。	0x0

C(n)_CNT0

C(n)_CNT0为通道n的传输长度配置寄存器。该寄存器继承通道的安全属性。

Offset Address: 0x081C＋0x40 × n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:16]	-	reserved	保留。	0x0000
[15:0]	RW	a_count	传输长度配置，即链表模式的单节点传输长度或非链表模式的传输总长度；有效长度为1~65535，单位为Byte； Acount配置为0会触发配置错误中断。	0x0000

C(n)_SRC_ADDR_L

C(n)_SRC_ADDR_L为通道n的源地址低位配置寄存器。该寄存器继承通道的安全属性。

Offset Address: 0x0820＋0x40 × n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	src_addr_l	通道n的源地址低32位。	0x00000000

C(n)_SRC_ADDR_H

C(n)_SRC_ADDR_H为通道n的源地址高位配置寄存器。

Offset Address: 0x0824＋0x40 × n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1:0]	RW	src_addr_h	通道n的源地址高2位。	0x0

C(n)_DES_ADDR_L

C(n)_DES_ADDR_L为通道n的目的地址低位配置寄存器。该寄存器继承通道的安全属性。

Offset Address: 0x0828＋0x40 × n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	des_addr_l	通道n的目的地址低32位。	0x00000000

C(n)_DES_ADDR_H

C(n)_DES_ADDR_H为通道n的目的地址高位配置寄存器。

Offset Address: 0x082C＋0x40 × n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1:0]	RW	des_addr_h	通道n的目的地址高2位。	0x0

C(n)_CONFIG

C(n)_CONFIG为通道n的配置寄存器。该寄存器继承通道的安全属性。

Offset Address: 0x0830＋0x40 × n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31]	RW	si	源地址递增设置。 0：源地址不递增； 1：源地址每传一个数就递增一次。源设备为外设时源地址不递增；源设备为存储器时源地址递增。	0x0
[30]	RW	di	目的地址递增设置。 0：目的地址不递增； 1：目的地址每传一个数就递增一次。目的设备为外设时目的地址不递增；目的设备为存储器时目的地址递增。	0x0
[29:28]	-	reserved	保留。	0x0
[27:24]	RW	sl	源传输burst长度。 0x0：burst length为1； 0x1：burst length为2； 0x2：burst length为3； 0x3：burst length为4； 0x4：burst length为5； 0x5：burst length为6； 0x6：burst length为7； 0x7：burst length为8； 0x8：burst length为9； 0x9：burst length为10； 0xA：burst length为11； 0xB：burst length为12； 0xC：burst length为13； 0xD：burst length为14； 0xE：burst length为15； 0xF：burst length为16。	0x0
[23:20]	RW	dl	目的传输burst长度。 0x0：burst length为1； 0x1：burst length为2； 0x2：burst length为3； 0x3：burst length为4； 0x4：burst length为5； 0x5：burst length为6； 0x6：burst length为7； 0x7：burst length为8； 0x8：burst length为9； 0x9：burst length为10； 0xA：burst length为11； 0xB：burst length为12； 0xC：burst length为13； 0xD：burst length为14； 0xE：burst length为15； 0xF：burst length为16。	0x0
[19]	-	reserved	保留。	0x0
[18:16]	RW	sw	源数据宽度。 000：8-bit； 001：16-bit； 010：32-bit； 011：64-bit； 1xx：保留。	0x0
[15]	-	reserved	保留。	0x0
[14:12]	RW	dw	目的数据宽度。 000：8-bit； 001：16-bit； 010：32-bit； 011：64-bit； 1xx：保留。	0x0
[11:9]	-	reserved	保留。	0x0
[8:4]	RW	peri	外设请求号。如果是存储器到存储器，这些位将被忽略。	0x00
[3:2]	RW	flow_ctrl	流控制和传输类型。 00：存储器和存储器之间传输，DMAC流控； 01：存储器和外设之间传输，DMAC流控； 10：存储器和外设之间传输，外设流控；。 11：保留	0x0
[1]	RW	itc_en	链表节点传输完成中断使能。该位用于配置当前链表节点传输完成后是否触发节点传输完成中断。 0：当前链表节点传输完成以后不触发链表节点传输完成中断； 1：当前链表节点传输完成以后触发链表节点传输完成中断，但是最后一个节点传输完成以后，链表节点传输完成中断不会被触发。注意：无论该bit配置为0或1，通道所有链表节点传输完成以后均会上报通道传输完成中断。	0x0
[0]	RW	ch_en	当前通道使能控制。当写该寄存器，控制当前通道的运行： 0：通道禁能； 1：通道使能。当读该寄存器，显示当前通道的状态： 0：通道停止中； 1：通道运行中(链表传输使能时，通道一直使能)。	0x0

C(n)_AXI_CONF

C(n)_AXI_CONF为通道n的AXI特殊操作配置寄存器。该寄存器继承通道的安全属性，awprot位域和arprot位域只能被安全CPU访问。

Offset Address: 0x0834＋0x40 × n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:24]	-	reserved	保留。	0x00
[23:20]	RW	awcache	配置AXI总线写命令cache的类型，遵循AXI总线协议。	0x0
[19:17]	RW	awprot	配置AXI总线写命令保护类型，遵循AXI总线协议。	0x0
[16:12]	-	reserved	保留。	0x00
[11:8]	RW	arcache	配置AXI总线读命令cache的类型，遵循AXI总线协议。	0x0
[7:5]	RW	arprot	配置AXI总线读命令保护类型，遵循AXI总线协议。	0x0
[4:0]	-	reserved	保留。	0x00

DMAC_VERSION

DMAC_VERSION为版本寄存器。

Offset Address: 0x0F00 Total Reset Value: 0x0000_C310


Bits	Access	Name	Description	Reset
[31:0]	RO	dmac_version	控制器版本信息。	0x0000C310

定时器

概述

Timer模块主要实现定时、计数功能，可以供操作系统用作系统时钟，也可以供应用程序用作定时和计数。系统提供22个Timer，其中4个仅支持安全OS访问。

特点

Timer具有以下特点：

带可编程8位预分频器的32bit/16bit减法定时器/计数器。
Timer的计数时钟为3MHz时钟。
支持3种计数模式：自由运行模式、周期模式和单次计数模式。
有2种载入计数初值的方法。
当前的计数值可随时读取。
当计数值减到0时会产生一个中断。

功能描述

Timer基于一个32bit/16bit（可配置）减法计数器。计数器的值在每个计数时钟的上升沿减1。当计数值递减到零，Timer将产生一个中断。

Timer有以下3种计数模式：

自由运行模式

定时器持续计数，当计数值减到0时又自动回转到其最大值，并继续计数。当计数长度为32bit时，最大值为0xFFFF_FFFF。当计数长度为16bit时，最大值为0xFFFF。在自由模式下，也可以载入计数值，并立即从载入值递减计数，但计到0时回转到其最大值。

周期模式

定时器持续计数，当计数值减到0时从TIMERx_BGLOAD寄存器中再次载入初值并继续计数。

单次计数模式

向定时器中载入计数初值。当定时器的计数值减到0时就停止计数，直到重新被载入新值且定时器处于使能状态，才再次开始计数。

每个Timer具有一个预分频计数器（prescaler），可将其工作时钟在Timer内部再次进行1分频、16分频或256分频。进一步提高计数时钟频率的选择灵活性。

对定时器载入计数初值的方法如下：

通过写TIMERx_LOAD寄存器可对定时器载入计数初值。当定时器处于工作状态时，如果向TIMERx_LOAD寄存器写入值，会导致定时器立刻从新值开始重新计数。适用于所有计数模式。
通过写TIMERx_BGLOAD寄存器可以设定周期计数模式的计数周期。写该寄存器不会立刻影响定时器的当前计数，定时器会继续计数直到计数值减到0。然后载入TIMERx_BGLOAD寄存器中的新值开始计数。

工作方式

初始化

系统初始化时应对Timer进行初始化。初始化TimerX（TimerX中的“X”取值为0~21）时应按以下步骤进行配置：

写TIMERx_LOAD寄存器，为Timer载入计数初值。

当需要Timer工作在周期计数模式下、且计数周期与载入Timer的计数初值不同时，写TIMERx_BGLOAD寄存器，设置Timer的计数周期。

配置TIMERx_CONTROL寄存器，设置Timer的计数模式、计数器长度、预分频因子及中断屏蔽，同时启动Timer计数。

----结束

中断处理

Timer主要用于定时产生中断，因此Timer的中断处理主要是激活等待定时中断的进程。操作步骤如下：

配置TIMERx_INTCLR寄存器，清除Timer中断。

激活等待该中断的进程，使其继续执行。

当所有等待该中断的进程完成或再次执行到等待中断的休眠状态时，恢复中断现场，继续执行当前被中断的程序。

----结束

Timer寄存器概览

Timer模块自有一组寄存器，每个Timer的寄存器除基址不相同外其他特性都相同。

Timer0基地址：0x0_1100_0000
Timer1基地址：0x0_1100_0020
Timer2基地址：0x0_1100_1000
Timer3基地址：0x0_1100_1020
Timer4基地址：0x0_1100_2000
Timer5基地址：0x0_1100_2020
Timer6基地址：0x0_1100_3000
Timer7基地址：0x0_1100_3020
Timer8基地址：0x0_1100_4000
Timer9基地址：0x0_1100_4020
Timer10基地址：0x0_1100_5000
Timer11基地址：0x0_1100_5020
Timer12基地址：0x0_1100_6000
Timer13基地址：0x0_1100_6020
Timer14基地址：0x0_1100_7000
Timer15基地址：0x0_1100_7020
Timer16(Sec_Timer0)基地址：0x0_1100_8000
Timer17(Sec_Timer1)基地址：0x0_1100_8020
Timer18(Sec_Timer2)基地址：0x0_1100_9000
Timer19(Sec_Timer3)基地址：0x0_1100_9020
Timer20(Mcu_Timer0)基地址：0x0_110D_0000
Timer21(Mcu_Timer1)基地址：0x0_110D_0020

说明

TIMERx中的“x”取值为0~21，各控制器的寄存器相同，寄存器描述均以Timer0为例进行描述。A55子系统和MCU子系统可以访问所有TIMER定时器，但推荐使用方案为：Timer0～Timer15供A55子系统使用，Timer16～Timer19可配置为仅安全系统访问，Timer20～Timer21供MCU子系统使用。

Timer寄存器概览

偏移地址	名称	描述	页码
0x000	TIMERx_LOAD	计数初值寄存器	3-241
0x004	TIMERx_VALUE	当前计数值寄存器	3-242
0x008	TIMERx_CONTROL	Timer控制寄存器	3-242
0x00C	TIMERx_INTCLR	中断清除寄存器	3-244
0x010	TIMERx_RIS	原始中断寄存器	3-244
0x014	TIMERx_MIS	屏蔽后中断寄存器	3-244
0x018	TIMERx_BGLOAD	周期模式计数初值寄存器	3-245

Timer寄存器描述

TIMERx_LOAD

TIMERx_LOAD为计数初值寄存器。用来配置定时器的计数初值。

说明

向TIMERx_LOAD寄存器写入的最小有效值为1。
当向TIMERx_LOAD写0时，Dual-Timer将会立刻产生1个中断。

TIMERx_LOAD和TIMERx_BGLOAD的区别：

向TIMERx_BGLOAD寄存器和TIMERx_LOAD寄存器都写入值，则在被SC_CTRL使能的TIMCLK的下一个上升沿当前计数值首先更新为TIMERx_LOAD的写入值。由于向TIMERx_LOAD寄存器写入值时，TIMERx_BGLOAD的值也会被覆盖，所以读TIMERx_BGLOAD，返回的值为TIMERx_LOAD与TIMERx_BGLOAD中最晚被写入的寄存器的值。当定时器处于周期模式且计数值减到0时，将从TIMERx_BGLOAD寄存器中再次载入初值并继续计数。

Offset Address: 0x000 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	timer0_load	Timer0的计数初值。	0x00000000

TIMERx_VALUE

TIMERx_VALUE为当前计数值寄存器。用于给出正在递减的计数器的当前值。

当向TIMERx_LOAD寄存器的写操作发生后，TIMERx_VALUE在PCLK时钟域立刻反映出计数器的新载入值，不用等到下一个被TIMCLKENx使能的TIMCLK时钟沿到来。

说明

当定时器处于16bit模式时，32bit的TIMERx_VALUE寄存器的高16bit并未被自动设为0。若该定时器以前处于32bit模式，并且自从进入16bit模式后TIMERx_LOAD从未被写过，则TIMERx_VALUE寄存器的高16bit可能具有非零值。

Offset Address: 0x004 Total Reset Value: 0xFFFF_FFFF


Bits	Access	Name	Description	Reset
[31:0]	RO	timer0_value	正在递减的Timer0的当前值。	0xFFFFFFFF

TIMERx_CONTROL

TIMERx_CONTROL为TIMER控制寄存器。

说明

当选择用周期模式进行计数时，需要将TIMERx_CONTROL[timermode]置1、TIMERx_CONTROL[oneshot]置0。

Offset Address: 0x008 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:8]	-	reserved	保留。	0x000000
[7]	RW	timeren	定时器使能。 0：Timer禁止； 1：Timer使能。	0x0
[6]	RW	timermode	定时器的计数模式。 0：自由运行模式； 1：周期模式。	0x0
[5]	RW	intenable	TIMERx_RIS中断屏蔽。 0：屏蔽该中断； 1：不屏蔽该中断。	0x0
[4]	-	reserved	保留。	0x0
[3:2]	RW	timerpre	该字段用于设置Timer的预分频因子。 00：不经过预分频，时钟频率除以1； 01：4级预分频，将Timer时钟频率除以16； 10：8级预分频，将Timer时钟频率除以256； 11：未定义，若设为该值，相当于8级预分频，将Timer时钟频率除以256。	0x0
[1]	RW	timersize	选择16bit/32bit计数器操作模式。 0：16bit计数器； 1：32bit计数器。	0x0
[0]	RW	oneshot	选择计数模式为单次计数模式还是周期计数模式。 0：周期计数模式或自由运行模式； 1：单次计数模式。	0x0

TIMERx_INTCLR

TIMERx_INTCLR为中断清除寄存器。对该寄存器的任何写操作都会清除相应计数器的中断状态。

须知

本寄存器是只写寄存器，写进去任意值，都会引起Timer清中断，内部并不记忆写入的值，无复位值。

Offset Address: 0x00C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	WO	timer0_intclr	写该寄存器，清除Timer0的中断输出。	0x00000000

TIMERx_RIS

TIMERx_RIS为原始中断寄存器。

Offset Address: 0x010 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	RO	reserved	保留。写入无效，读时返回0。	0x00000000
[0]	RO	timer0ris	Timer0的原始中断状态。 0：未产生中断； 1：已产生中断。	0x0

TIMERx_MIS

TIMERx_MIS为屏蔽后中断寄存器。

Offset Address: 0x014 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	timer0mis	屏蔽后的Timer0的中断状态。 0：中断无效； 1：中断有效。	0x0

TIMERx_BGLOAD

TIMERx_BGLOAD为周期模式计数初值寄存器。

TIMERx_BGLOAD寄存器中包含了定时器的计数初值。该寄存器用于在周期模式下，当定时器的计数值递减到0时重新载入计数初值。

该寄存器提供了访问TIMERx_LOAD寄存器的另一种方法。不同之处在于写入值到TIMERx_BGLOAD寄存器中不会导致定时器立即从新写入值开始计数。

Offset Address: 0x018 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW	timer0bgload	Timer0的计数初值。注意：与Timerx_Load寄存器有区别，具体请参见TIMERx_LOAD寄存器的描述。	0x00000000

WatchDog

概述

WatchDog用于系统异常情况下，一定时间内发出复位信号，以复位整个系统。系统提供4个WatchDog模块。

特点

WatchDog具备以下特点：

内部具有一个32bit减法计数器。
支持超时时间间隔（即计数初值）可配置。
支持寄存器锁定，防止寄存器被误改。
支持超时中断产生。
支持复位信号产生。
支持调试模式。

功能描述

应用框图

系统通过系统总线给WatchDog配置寄存器参数值。WatchDog定时发出中断请求给系统，并在系统没有响应中断的情况下（如：死机），发出WDG_RSTN复位信号（当芯片使用内置POR时，WatchDog产生的复位信号会复位芯片同时通过WDG_RSTN管脚输出。当芯片使用外置POR时，WatchDog产生的复位信号通过WDG_RSTN管脚输出给外置复位电路，然后该复位电路产生的复位信号通过RSTN输入管脚复位整芯片），使系统复位，达到监测与控制系统系统运行的目的。

4个WatchDog模块中，当MISC_CTRL3寄存器wdg_mode=0时，任意一个WatchDog都可以复位系统，由该寄存器的超时复位请求信号res_en决定哪个WatchDog可以发出复位请求。当MISC_CTRL3寄存器wdg_mode=1时，仅CPU_WatchDog可以复位系统。

WatchDog应用框图如图3-5所示。

WatchDog应用框图

功能原理

WatchDog的运行基于1个32bit减法计数器，计数初值由寄存器WDG_LOAD载入。在WatchDog时钟使能情况下，计数值在每个计数时钟的上升沿减1。当计数值递减到0，WatchDog将产生一个中断。然后在下一个计数时钟上升沿，计数器又从寄存器WDG_LOAD中重新载入计数初值，开始递减计数。

如果计数器的计数值第二次计数递减到0时，处理器还没有清除WatchDog中断，则WatchDog将发出复位信号WDG_RSTN，计数器停止计数。

根据实际应用需要，可通过配置WDG_CONTROL使能或者禁止WatchDog产生中断和复位信号：

当禁止产生中断时，计数器将停止计数。
当重新开启中断时，WatchDog将从WDG_LOAD的设定值开始计数，而不是从计数器上次停止时的计数值开始计数。在中断到来之前，可以重新载入初值。

在调试模式下，WatchDog自动关闭，以防止干扰正常的调试操作。

工作方式

计数时钟频率配置

WatchDog计数时钟为3MHz时钟。

WatchDog计数时间为TWDG：

其中上式中，各参数代表的意思分别是：

TWDG表示WatchDog计数时间；
ValueWDG_LOAD表示WatchDog计数初值；
fclk表示WatchDog计数时钟频率。

WatchDog的计数时间最大值约为1400s。

系统初始化配置

系统上电复位后WatchDog计数器处于停止计数状态，在系统初始化过程中需要将WatchDog初始化并启动其运行。WatchDog的初始化过程如下：

写寄存器WDG_LOAD，设定计数初值。

写寄存器WDG_CONTROL，打开中断屏蔽并启动WatchDog计数。

写寄存器WDG_LOCK，给WatchDog上锁，防止软件错误修改WatchDog的配置。

----结束

中断处理过程

收到WatchDog发出的中断后，应及时清除其中断状态，并使其载入计数初值重新开始计数。WatchDog中断处理的过程如下：

向WDG_LOCK写0x1ACC_E551，为WatchDog开锁。

写寄存器WDG_INTCLR，清除WatchDog的中断状态，同时也使WatchDog自动载入计数初值重新开始计数。

向寄存器WDG_LOCK写入0x1ACC_E551以外的任何值，给WatchDog上锁。

----结束

关闭WatchDog

向寄存器WDG_CONTROL[inten]控制位写入0或1控制WatchDog的状态：

0：关闭WatchDog；
1：打开WatchDog。

WDG寄存器概览

每个WatchDog 模块各自有一组寄存器，每个WatchDog 的寄存器除基址不相同外其他特性都相同。其中：

WDG基地址：0x0_1103_0000
MCU_WDG 基地址：0x0_110D_3000
DSP0_WDG 基地址：0x0_1612_0000
DSP1_WDG 基地址：0x0_1632_0000

WatchDog寄存器概览如表3-18所示。

WatchDog寄存器概览

偏移地址	名称	描述	页码
0x0000	WDG_LOAD	计数初值寄存器	3-249
0x0004	WDG_VALUE	计数器当前值寄存器	3-249
0x0008	WDG_CONTROL	控制寄存器	3-250
0x000C	WDG_INTCLR	中断清除寄存器	3-250
0x0010	WDG_RIS	原始中断寄存器	3-250
0x0014	WDG_MIS	屏蔽后中断寄存器	3-251
0x0C00	WDG_LOCK	LOCK寄存器	3-251

WDG寄存器描述

WDG_LOAD

WDG_LOAD为计数初值寄存器。用来配置WatchDog内部计数器的计数初值。

Offset Address: 0x0000 Total Reset Value: 0xFFFF_FFFF


Bits	Access	Name	Description	Reset
[31:0]	RW	wdg_load	计数初值。	0xFFFFFFFF

WDG_VALUE

WDG_VALUE为计数器当前值寄存器。用来读出WatchDog内部计数器的当前计数值。

Offset Address: 0x0004 Total Reset Value: 0xFFFF_FFFF


Bits	Access	Name	Description	Reset
[31:0]	RO	wdogvalue	WatchDog计数器当前值。	0xFFFFFFFF

WDG_CONTROL

WDG_CONTROL为控制寄存器。用来控制WatchDog的打开/关闭、中断和复位功能。

Offset Address: 0x0008 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RW	resen	WatchDog复位信号输出使能。 0：禁止； 1：使能。	0x0
[0]	RW	inten	WatchDog中断信号输出使能。 0：计数器停止计数，计数值保持当前值不变，WatchDog被关闭； 1：既启动计数器又使能中断，WatchDog被启动。	0x0

WDG_INTCLR

WDG_INTCLR为中断清除寄存器。用来清除WatchDog中断，使WatchDog重新载入初值进行计数。本寄存器是只写寄存器，写进去任意值，都会引起WatchDog清中断，内部并不记忆写入的值，无复位值。

Offset Address: 0x000C Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	WO	wdg_intclr	对该寄存器写入任意值均可清除WatchDog的中断，并使WatchDog从寄存器WDG_LOAD中重新载入初值计数。	0x0000_0000

WDG_RIS

WDG_RIS为原始中断寄存器。用来反映WatchDog原始中断状态。

Offset Address: 0x0010 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	wdogris	WatchDog原始中断状态，当计数器的计数值递减到0时，该位置1。 0：未产生中断； 1：已产生中断。	0x0

WDG_MIS

WDG_MIS为屏蔽后中断寄存器。用来反映屏蔽后的WatchDog中断状态。

Offset Address: 0x0014 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留。	0x00000000
[0]	RO	wdogmis	WatchDog屏蔽后的中断状态。 0：未产生中断或者中断被屏蔽； 1：已产生中断。	0x0

WDG_LOCK

WDG_LOCK为LOCK寄存器。用来控制WatchDog寄存器的读写权限。

Offset Address: 0x0C00 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW	wdg_lock	向该寄存器写入0x1ACC_E551，可打开所有寄存器的写权限；向该寄存器写入其他值则关闭写权限。读该寄存器返回加锁的状态而不是写入该寄存器的值： 0x0000_0000：允许写访问（未加锁）； 0x0000_0001：禁止写访问（已加锁）。	0x00000000

电源管理与低功耗模式控制

概述

芯片的低功耗模式用来有效的减少芯片的功耗，芯片提供多种低功耗的控制来动态降低芯片的功耗。

时钟门控和时钟频率调整

提供时钟关断功能，可以关闭没有必要的时钟，减少芯片的功耗。系统工作的时钟频率可以进行调整，在满足功能的情况下可以调节时钟频率，降低芯片功耗。

模块级低功耗控制

提供模块级的低功耗控制，在某模块不工作的情况下，关断该模块或使模块处于低功耗状态，以减少芯片的功耗。

DDR低功耗控制

DDR的控制器和相关的管脚进行了动态的功耗控制功能，可以选择启动该功能，降低芯片功耗。

支持AVS（自动电压调节）功能

时钟门控和时钟频率调整

关闭不需要的时钟

系统提供各个模块的时钟门控功能，在模块空闲的时候，可以关闭相应的时钟，降低芯片功耗，操作流程可以参见各个模块的时钟门控部分。

调整系统工作频率

系统可以通过调整系统工作频率来降低芯片功耗，参考步骤如下：

关闭业务模块，使其不访问DDR。

系统切换到片上SRAM中运行。

配置DDR SDRAM进入自刷新模式。

配置PERI_CRG_PLLn，进行PLL分频比控制。

根据DDRC的配置要求，等待一定的时间之后，配置DDRC_CTRL_SREF退出自刷新，进行正常的操作。

程序跳转到DDR中运行。

----结束

调整模块工作频率

除了提供系统工作频率的调整外，部分模块的工作频率也可以单独进行调整。调整这些模块的工作频率，也可以进一步降低系统的功耗。具体参见“3.2.3 时钟资源分布”中关于各模块的时钟源选择部分。

模块级低功耗控制

芯片各个模块都可以提供低功耗的工作模式。可通过对应的CRG控制寄存器，关闭对应模块的时钟，不使用的PLL可通过对应的寄存器关闭，以达到降低功耗的目的。

DDR低功耗控制

关于DDRC的低功耗控制的详细内容请参见“DDR 控制器”章节中“低功耗说明”。

功能描述

根据芯片工艺和温度情况，调整电压来进一步降低功耗。系统可由HPM模块获取芯片的工艺相关信息，并通过SVB PWM输出信号实现电压的自动调整。

HPM控制

通过HPM获取当前芯片的工艺相关信息，根据这些信息产生芯片供电电压调节。

SVB PWM

芯片中包含可编程的SVB PWM模块，外围调压电路可通过芯片的SVB PWM输出，调节芯片的供电电压。芯片提供3个SVB_PWM输出，分别控制对应的电源电压调节。

芯片内部温度检测

芯片集成温度传感器(T-Sensor)，用于获取芯片内部温度。

SVB PWM电压调节

芯片中有3个可编程的SVB PWM输出，分别对应管脚SVB_PWM0 /SVB_PWM1 /SVB_PWM2。

SVB PWM模块工作时钟支持200MHz。周期和占空比计数器可配。通过配置SVB PWM相关的寄存器，可实现指定周期和占空比的PWM输出。

芯片内部温度检测

芯片内部集成三个温度传感器(T-Sensor)，温度的检测范围为-40~125℃。使能温度传感器数据采集的流程如下：

设置T-Sensor采集模式TSENSOR_CTRL0 [30]。

如果设置为循环采集模式，需设置循环采集周期TSENSOR_CTRL0 [27:20]；如果设置为单次采集模式，可略过此步骤。

循环采集周期计算公式为：

其中N=TSENSOR_CTRL0 [27:20]。

使能T-Sensor TSENSOR_CTRL0 [31]，开始温度采集。

软件读取T-Sensor采集到的温度码（十六进制值）。

单次采集模式下，只有TSENSOR_CTRL2[9:0]中记录的温度记录码0有效。

循环采集模式下，TSENSOR_CTRL2 [31:0]~ TSENSOR_CTRL5 [31:0]记录了最近八次温度记录码0~7，其中最新的温度记录值为温度记录码0。

根据温度记录码计算出对应的温度值。

Temprature=[(tsensor_result-146)/718]*165-40(℃)，tsensor_result取值范围[146, 864]

注：tsensor_result是步骤4中获取的温度记录码的十进制值。

----结束

Tsensor_CTRL内部寄存器概览

各模块的寄存器偏移地址变量表

变量名称	取值范围	描述
n	0～2	Tsensor编号

Tsensor_CTRL寄存器概览如表3-20所示。

Tsensor_CTRL寄存器概览（基地址：0x0_1102_E000）

偏移地址	名称	描述	页码
0x0+0x100×n	TSENSOR_CTRL0	Tsensor控制寄存器	3-255
0x4+0x100×n	TSENSOR_CTRL1	Tsensor状态寄存器	3-256
0x8+0x100×n	TSENSOR_CTRL2	Tsensor温度记录值寄存器0	3-257
0xC+0x100×n	TSENSOR_CTRL3	Tsensor温度记录值寄存器1	3-257
0x10+0x100×n	TSENSOR_CTRL4	Tsensor温度记录值寄存器2	3-257
0x14+0x100×n	TSENSOR_CTRL5	Tsensor温度记录值寄存器3	3-258
0x20+0x100×n	TSENSOR_INT_MASK	Tsensor中断屏蔽寄存器	3-258
0x24+0x100×n	TSENSOR_INT_CLR	Tsensor中断清除寄存器	3-259
0x28+0x100×n	TSENSOR_INT_RAW	Tsensor原始中断状态寄存器	3-259
0x2C+0x100×n	TSENSOR_INT_STAT	Tsensor屏蔽后中断状态寄存器	3-259

Tsensor_CTRL寄存器描述

TSENSOR_CTRL0

TSENSOR_CTRL0为Tsensor控制寄存器。

Offset Address: 0x0+0x100×n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31]	RW	tsensor_en	Tsensor使能控制。 0：关闭； 1：使能。	0x0
[30]	RW	tsensor_monitor_en	Tsensor温度循环监测使能。 0：单次测量； 1：循环测量。	0x0
[29:28]	-	reserved	保留。	0x0
[27:20]	RW	tsensor_monitor_period	Tsensor温度循环监测周期，计时基准为2ms。	0x00
[19:10]	RW	tsensor_uplimit	温度上溢值。	0x000
[9:0]	RW	tsensor_lowlimit	温度下溢值。	0x000

TSENSOR_CTRL1

TSENSOR_CTRL1为Tsensor状态寄存器。

Offset Address: 0x4+0x100×n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:2]	RW	tsensor_temp_ct_sel	Tsensor 转换一次温度码值时间选择。 00：0.512ms； 01：1.024ms； 10：0.256ms； 11：2.048ms。注意：循环时间配置需要满足T温循时间>16*T转码时间。	0x0
[1]	RO	tsensor_low_warning	温度下溢告警，高有效。	0x0
[0]	RO	tsensor_up_warning	温度上溢告警，高有效。	0x0

TSENSOR_CTRL2

TSENSOR_CTRL2为Tsensor温度记录值寄存器0。

Offset Address: 0x8+0x100×n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:26]	-	reserved	保留。	0x00
[25:16]	RO	tsensor_result1	温度记录值1。	0x000
[15:10]	-	reserved	保留。	0x00
[9:0]	RO	tsensor_result0	温度记录值0。	0x000

TSENSOR_CTRL3

TSENSOR_CTRL3为Tsensor温度记录值寄存器1。

Offset Address: 0xC+0x100×n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:26]	-	reserved	保留。	0x00
[25:16]	RO	tsensor_result3	温度记录值3。	0x000
[15:10]	-	reserved	保留。	0x00
[9:0]	RO	tsensor_result2	温度记录值2。	0x000

TSENSOR_CTRL4

TSENSOR_CTRL4为Tsensor温度记录值寄存器2。

Offset Address: 0x10+0x100×n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:26]	-	reserved	保留。	0x00
[25:16]	RO	tsensor_result5	温度记录值5。	0x000
[15:10]	-	reserved	保留。	0x00
[9:0]	RO	tsensor_result4	温度记录值4。	0x000

TSENSOR_CTRL5

TSENSOR_CTRL5为Tsensor温度记录值寄存器3。

Offset Address: 0x14+0x100×n Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:26]	-	reserved	保留。	0x00
[25:16]	RO	tsensor_result7	温度记录值7。	0x000
[15:10]	-	reserved	保留。	0x00
[9:0]	RO	tsensor_result6	温度记录值6。	0x000

TSENSOR_INT_MASK

TSENSOR_CTRL5为Tsensor中断屏蔽寄存器。

Offset Address: 0x20+0x100×n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RW	tsensor0_low_warning_int_mask	温度下溢告警原始中断屏蔽控制。 0：屏蔽中断； 1：使能中断。	0x0
[0]	RW	tsensor0_up_warning_int_mask	温度上溢告警原始中断屏蔽控制。 0：屏蔽中断； 1：使能中断。	0x0

TSENSOR_INT_CLR

TSENSOR_CTRL5为Tsensor中断清除寄存器。

Offset Address: 0x24+0x100×n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	WO	tsensor0_low_warning_int_clr	温度下溢告警中断清除，写1生效。	0x0
[0]	WO	tsensor0_up_warning_int_clr	温度上溢告警中断清除，写1生效。	0x0

TSENSOR_INT_RAW

TSENSOR_INT_RAW为Tsensor原始中断状态寄存器。

Offset Address: 0x28+0x100×n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RO	tsensor0_low_warning_int_raw	温度下溢告警原始中断。 0：无中断； 1：有中断。	0x0
[0]	RO	tsensor0_up_warning_int_raw	温度上溢告警原始中断。 0：无中断； 1：有中断。	0x0

TSENSOR_INT_STAT

TSENSOR_INT_STAT为Tsensor屏蔽后中断状态寄存器。

Offset Address: 0x2C+0x100×n Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:2]	-	reserved	保留。	0x00000000
[1]	RO	tsensor0_low_warning_int	屏蔽后温度下溢告警中断状态。 0：无中断； 1：有中断。	0x0
[0]	RO	tsensor0_up_warning_int	屏蔽后温度上溢告警中断状态。 0：无中断； 1：有中断。	0x0

MCU子系统

概述

MCU子系统支持多种外设快速响应控制。

功能描述

MCU子系统支持如下功能：

MCU处理器
外围接口
集成4通道LSADC
集成MCU_TIME01和MCU_MTIME Timer
1个(MCU_WDG) WatchDog
1个(MCU_EDMA) DMAC
3个(UART1\UART2\UART3) UART
PWM0有16个PWM接口
5个(I2C1\I2C2\I2C3\I2C4\I2C5) I2C接口
3个(SPI0\SPI1\SPI2) 四线SPI主从接口
1个三线SPI接口
11(GPIO7\GPIO8\GPIO9\GPIO10\GPIO11\GPIO12\GPIO13\GPIO14\GPIO15\GPIO16\GPIO17) 组GPIO接口

MCU模块

MCU具有以下特点：

工作频率最高主频为500MHz。
兼容RISC-V RV32IMC指令集，支持32/16bit混编指令。
支持WFI低功耗指令。
32KB L1 Instruction Cache和32KB L1 Data Cache。
集成总容量64KB 的I/DTCM。
包含MPU（Memory Protection Unit）。

说明

外围设备对应的具体功能描述及寄存器描述请参见第14章“外围设备”。

中断系统

MCU子系统支持64个外部中断源，对应的中断映射如表3-21所示。

MCU子系统中断源分配表

中断向量位	中断源	中断向量位	中断源
0~25	MCU内部使用	52	I2C5
26	IPC_6	53	SPI0
27	IPC_7	54	SPI1
28	MCU_WDG	55	SPI2
29	MCU_TIME01	56	保留
30	MCU_MTIME	57	SPI3
31	TIMER01	58	IR
32	TIMER23	59	LSADC
33	TIMER45	60	GPIO0
34	TIMER67	61	GPIO1
35	TIMER89	62	GPIO2
36	TIMER1011	63	GPIO3
37	TIMER1213	64	GPIO4
38	TIMER1415	65	GPIO5
39	MCU_DMAC	66	GPIO6
40	MCU_DMAC_NS	67	GPIO7
41	UART0	68	GPIO8
42	UART1	69	GPIO9
43	UART2	70	GPIO10
44	UART3	71	GPIO11
45	UART4	72	GPIO12
46	UART5	73	GPIO13
47	I2C0	74	GPIO14
48	I2C1	75	GPIO15
49	I2C2	76	GPIO16
50	I2C3	77	GPIO17
51	I2C4	78~89	保留

MCU子系统控制器

概述

MCU子系统控制器用于管理MCU IDTCM容量、MCU状态、MCU访问DDR地址滑窗、子系统外设等功能。

MCU子系统控制寄存器概览

MCU子系统控制寄存器概览如表3-22所示。

MCU子系统控制寄存器概览（基地址：0x0_110D_2000）

偏移地址	名称	描述	页码
0x0	MCU_START_CFG	MCU启动开始信号	3-263
0x4	MCU_INIT_ADDRESS_CFG	MCU启动初始地址	3-263
0x8	MCU_ITCM_SIZE_CFG	MCU ITCM空间大小配置	3-263
0xC	MCU_STATE_CFG	MCU状态信号	3-264
0x54	MCU_INTERUPT_EN	MCU TIMER时钟使能	3-264
0x100	MCU_SPI_CFG0	MCU SPI CS极性配置	3-265

MCU子系统控制寄存器描述

MCU_START_CFG

MCU_START_CFG为MCU启动开始信号。

Offset Address: 0x0 Total Reset Value: 0x0000_0001


Bits	Access	Name	Description	Reset
[31:1]	-	reserved	保留	0x00000000
[0]	RW	rv_core_wait	MCU启动使能信号。 1：关闭； 0：启动。	0x1

MCU_INIT_ADDRESS_CFG

MCU_INIT_ADDRESS_CFG为MCU启动初始地址。

Offset Address: 0x4 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:0]	RW	rv_por_rst_pc	MCU启动初始地址。	0x00000000

MCU_ITCM_SIZE_CFG

MCU_ITCM_SIZE_CFG为MCU ITCM空间大小配置。

Offset Address: 0x8 Total Reset Value: 0x0000_0007


Bits	Access	Name	Description	Reset
[31:4]	-	reserved	保留。	0x0000000
[3:0]	RW	rv_itcm_size	MCU ITCM和DTCM共64KB Memory，决定具体容量的分配。 0x0：4KB ITCM，60KB DTCM； 0x1：8KB ITCM，56KB DTCM； ... 0xF：64KB ITCM，0KB DTCM。	0x7

MCU_STATE_CFG

MCU_STATE_CFG为MCU状态信号

Offset Address: 0xC Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:3]	-	reserved	保留。	0x00000000
[2]	RO	rv_core_hard_fault_mode	MCU状态回读2。	0x0
[1]	RO	rv_core_debug_mode	MCU状态回读1。	0x0
[0]	RO	rv_core_sleep_mode	MCU状态回读0。	0x0

MCU_INTERUPT_EN

MCU_INTERUPT_EN为MCU SOFT INTERUPT使能。

Offset Address: 0x54 Total Reset Value: 0x0000_0000


Bits	Access	Name	Description	Reset
[31:3]	-	reserved	保留。	0x00000000
[2]	RW	rv_ext_int_vld	MCU软中断输入2。 0：不产生中断； 1：产生中断。	0x0
[1]	RW	rv_sw_int_req	MCU软中断输入1。 0：不产生中断； 1：产生中断。	0x0
[0]	RW	rv_nmi	MCU软中断输入0。 0：不产生中断； 1：产生中断。	0x0

MCU_SPI_CFG0

MCU_SPI_CFG0为MCU SPI CS极性配置

Offset Address: 0x100 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:5]	-	reserved	保留	0x0000000
[4]	RW	spi2_cs_pctrl	SPI2片选信号极性控制。 0：SPI2_CSN低有效； 1：SPI2_CSN高有效。	0x0
[3]	-	reserved	保留	0x0
[2]	RW	spi1_cs_mux	SPI1片选信号。 0：选择SPI1_CSN0管脚片选； 1：选择SPI1_CSN1管脚片选。	0x0
[1]	RW	spi1_cs_pctrl	SPI1片选信号极性控制。 0：SPI1_CSN低有效； 1：SPI1_CSN高有效。	0x0
[0]	RW	spi0_cs_pctrl	SPI0片选信号极性控制。 0：SPI0_CSN低有效； 1：SPI0_CSN高有效。	0x0

DMA控制器

DMA控制器描述请参见“3.7 DMA控制器”。

TIMER

MCU使用两类定时器RV_MTIME和TIMER，其中TIMER描述请参见“3.8 定时器”。

RV_MTIME

概述

RV_MTIME和普通TIMER类似，实现定时，计数功能。它具有以下特点：

带可编程10bit预分频的64bit加法定时器/计数器。
计数时钟可配置，可以选择RV_MTIME总线接口时钟或者24MHz晶振时钟。
支持MCU调试模式下停止计数。
当计数值（MTIME_CNT_H,MTIME_CNT）大于或者等于软件预设的比较值（MTIME_CMP_H,MTIME_CMP）时RV_MTIME产生中断。

功能描述

RV_MTIME基于一个64bit加法计数器，计数器的值在每个计数时钟的上升沿加1。当计数值加至大于或者等于软件预设的比较值时，RV_MTIME将产生一个中断。中断信号持续有效，直至软件配置计数值或者比较值，使计数值小于比较值时，中断被清除。

计数器的时钟可以通过寄存器配置选择总线接口时钟（具体频率值参见PERI_CRG2048. cfgapb_cksel），或者24MHz的晶振时钟。同时可以设置预分频寄存器，将计数时钟进行1~1024分频，进一步提高计数时钟频率的选择灵活性。

工作方式

MTIME基本使用流程如下：

计数值寄存器MTIME_CNT，MTIME_CNT_H清零。

配置MTIME_CTRL，选择计数时钟。

配置计数时钟预分频寄存器MTIME_DIV。

配置比较值寄存器MTIME_CMP，MTIME_CMP_H，设置计时周期。

配置MTIME_CTRL，启动计数。

计数值（MTIME_CNT_H，MTIME_CNT）大于或者等于预设的比较值（MTIME_CMP_H，MTIME_CMP）后，中断产生，MCU进入中断后可以选择将计数值清零，或者设置更大的比较值来清除中断。

----结束

寄存器概览

RV_MTIME寄存器概览(基地址：0x0_110D_1000)

偏移地址	名称	描述	页码
0x000	MTIME_CTRL	MTIME控制寄存器	3-267
0x004	MTIME _DIV	计数时钟分频寄存器	3-268
0x008	MTIME_CNT	64bit计数值的低32bit寄存器	3-268
0x00C	MTIME_CNT_H	64bit计数值的高32bit寄存器	3-268
0x010	MTIME_CMP	64bit比较值的低32bit寄存器	3-269
0x014	MTIME_CMP_H	64bit比较值的高32bit寄存器	3-269

寄存器描述

MTIME_CTRL

MTIME_CTRL为MTIME的控制寄存器，用于计数时钟选择，使能计数等。

Offset Address: 0x000 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:3]	-	reserved	保留。	0x000000
[2]	RW	STOP_TMR_EN	定时器使能。 0：MCU debug模式下计数停止功能关闭； 1：MCU debug模式下计数停止功能使能。	0x0
[1]	RW	CLKSRC	计数时钟选择。 0：总线时钟； 1：24MHz晶振时钟。	0x0
[0]	RW	ENABLE	MTIME计数使能。 0：计数禁止； 1：计数使能。	0x0

MTIME_DIV

MTIME_DIV为MTIME的预分频寄存器，用于计数时钟的分频设置。

Offset Address: 0x004 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:10]	-	reserved	保留。	0x000000
[9:0]	RW	DIV	MTIME计数时钟分频设置。每当DIV+1个计数时钟周期后，计数值加1。	0x000

MTIME_CNT

MTIME_CNT为MTIME的64bit计数器的当前计数值的低32bit寄存器。

Offset Address: 0x008 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW	MTIME_CNT	MTIME计数值的低32bit。	0x0000_0000

MTIME_CNT_H

MTIME_CNT_H为MTIME的64bit计数器的当前计数值的高32bit寄存器。

Offset Address: 0x00c Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW	MTIME_CNT_H	MTIME计数值的高32bit。	0x0000_0000

MTIME_CMP

MTIME_CMP为MTIME的预设的64bit计数比较值的低32bit寄存器。

Offset Address: 0x010 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW	MTIME_CMP	64bit比较值的低32bit。	0x0000_0000

MTIME_CMP_H

MTIME_CMP_H为MTIME的预设的64bit计数比较值的高32bit寄存器。

Offset Address: 0x014 Total Reset Value: 0x0000_0000

Bits	Access	Name	Description	Reset
[31:0]	RW	MTIME_CMP_H	64bit比较值的高32bit。	0x0000_0000