硬件特性
封装与管脚分布
封装
说明：
Hi3516CV610-10B/20S/20G采用QFN封装，Hi3516CV610-00S/00G采用TFBGA封装。
Hi3516CV610-10B/20S/20G
芯片采用QFN封装，封装尺寸为9mmx9mm，管脚间距为0.35mm。管脚总数为88个。
详细封装请参见图1～图4，封装尺寸参数请参见表1。
图 1 芯片封装顶视图
图 2 芯片封装底视图
图 3 芯片封装侧视图
图 4 Detail A放大图
表 1 封装参数说明
Symbol
|
Dimension in mm
|
Dimension in inch
|
|---|
MIN
|
NOM
|
MAX
|
MIN
|
NOM
|
MAX
|
|---|
A
|
0.85
|
0.90
|
0.95
|
0.033
|
0.035
|
0.037
|
A1
|
0.00
|
0.02
|
0.05
|
0.000
|
0.001
|
0.002
|
A3
|
0.20 REF
|
0.008 REF
|
b
|
0.12
|
0.17
|
0.22
|
0.005
|
0.007
|
0.009
|
D
|
8.90
|
9.00
|
9.10
|
0.350
|
0.354
|
0.358
|
E
|
8.90
|
9.00
|
9.10
|
0.350
|
0.354
|
0.358
|
D2
|
6.20
|
6.30
|
6.40
|
0.244
|
0.248
|
0.252
|
E2
|
6.30
|
6.40
|
6.50
|
0.248
|
0.252
|
0.256
|
e
|
0.35 BSC
|
0.014 BSC
|
L
|
0.30
|
0.40
|
0.50
|
0.012
|
0.016
|
0.020
|
K
|
0.20
|
---
|
---
|
0.008
|
---
|
---
|
R
|
0.06
|
---
|
0.11
|
0.002
|
---
|
0.004
|
aaa
|
0.10
|
0.004
|
bbb
|
0.07
|
0.003
|
ccc
|
0.10
|
0.004
|
ddd
|
0.05
|
0.002
|
eee
|
0.08
|
0.003
|
fff
|
0.10
|
0.004
|
NOTE:
-
Controlling dimension: millimeter
-
Reference document: JEDEC MO-220.
Hi3516CV610-00S/00G
芯片采用TFBGA封装，封装尺寸为12mmx13.3mm，管脚间距为0.65mm。管脚总数为289个。
详细封装请参见图1～图4，封装尺寸参数请参见表1。
图 1 芯片封装顶视图
图 2 芯片封装底视图
图 3 芯片封装侧视图
图 4 Detail A放大图
表 1 封装参数说明
Symbol
|
Dimension in mm
|
Dimension in inch
|
|---|
MIN
|
NOM
|
MAX
|
MIN
|
NOM
|
MAX
|
|---|
A
|
1.100
|
1.170
|
1.240
|
0.043
|
0.046
|
0.049
|
A1
|
0.160
|
0.210
|
0.260
|
0.006
|
0.008
|
0.010
|
A2
|
0.910
|
0.960
|
1.010
|
0.036
|
0.038
|
0.040
|
c
|
0.220
|
0.260
|
0.300
|
0.009
|
0.010
|
0.011
|
D
|
11.900
|
12.000
|
12.100
|
0.469
|
0.472
|
0.476
|
E
|
13.200
|
13.300
|
13.400
|
0.520
|
0.524
|
0.528
|
D1
|
---
|
11.050
|
---
|
---
|
0.435
|
---
|
E1
|
---
|
12.350
|
---
|
---
|
0.486
|
---
|
e
|
---
|
0.650
|
---
|
---
|
0.026
|
---
|
b
|
0.260
|
0.310
|
0.360
|
0.010
|
0.012
|
0.014
|
aaa
|
0.150
|
0.006
|
ccc
|
0.150
|
0.006
|
ddd
|
0.080
|
0.003
|
eee
|
0.150
|
0.006
|
fff
|
0.080
|
0.003
|
MD/ME
|
18/20
|
NOTE:
-
Controlling dimension: millimeter.
-
Primary datum c and seating plane are defined by the spherical crowns of the solder balls.
-
Dimension b is measured at the maximum solder ball diameter, parallel to primary datum c.
-
Special characteristics c class: ccc, ddd.
-
The pattern of pin 1 fiducial is for reference only.
-
Ball placement use 0.30 mm solder ball. BGA pad solder mask opening = 0.275 mm.
管脚分布
Hi3516CV610-10B/20S/20G的管脚有88个，Hi3516CV610-00S/00G的管脚有289个，管脚数目统计表如表1所示。
表 1 管脚数目统计表
管脚类别
|
数量
|
|---|
Hi3516CV610-10B/20S/20G
|
Hi3516CV610-00S/00G
|
|---|
I/O
|
68
|
159
|
数字电源
|
9
|
20
|
数字地
|
1
|
82
|
其他/模拟电源
|
6
|
5
|
其他/模拟地
|
1
|
15
|
DDR参考电源（VREF）
|
3
|
8
|
总计
|
88
|
289
|
说明：
Epad（Exposed Thermal PAD）接VSS（数字地），且未在表1中体现。仅用于Hi3516CV610-10B/20S/20G。
管脚信息描述
芯片管脚信息、管脚电源域信息、数字管脚默认状态描述请参考文档《Hi35xxVxxx_PINOUT_CN》。
焊接工艺建议
无铅回流焊工艺参数要求
无铅回流焊接工艺曲线如图1所示。
图 1 无铅回流焊接工艺曲线
无铅回流焊工艺参数如表1所示。
表 1 无铅回流焊工艺参数
区域
|
时间
|
升温速率
|
峰值温度
|
降温速率
|
|---|
预热区（40～150℃）
|
60～150s
|
≤2.0℃/s
|
-
|
-
|
均温区（150～200℃）
|
60～120s
|
＜1.0℃/s
|
-
|
-
|
回流区（＞217℃）
|
30～90s
|
-
|
230-260℃
|
-
|
冷却区（Tmax～180℃）
|
-
|
-
|
-
|
1.0℃/s≤Slope≤4.0℃/s
|
说明：
- 预热区：温度由40℃～150℃，温度上升速率控制在2℃/s左右，该温区时间为60～150s。
- 均温区：温度由150℃～200℃，稳定缓慢升温，温度上升速率小于1℃/s，且该区域时间控制在60~120s（注意：该区域一定缓慢受热，否则易导致焊接不良）。
- 回流区：温度由217℃～Tmax～217℃，整个区间时间控制在30～90s。
- 冷却区：温度由Tmax～180℃，温度下降速率最大不能超过4℃/s。
- 温度从室温25℃升温到250℃时间不应该超过6分钟。
- 该回流焊曲线仅为推荐值，客户端需根据实际生产情况做相应调整。
- 回流时间以60～90s为目标，对于一些热容较大无法满足时间要求的单板可将回流时间放宽至120s。封装体耐温标准参考IPC/JEDEC J-STD-020D标准，封装体测温方法参考JEP 140标准。
IPC/JEDEC J-STD-020D中的无铅器件封装体耐温标准如表2所示。
表 2 IPC/JEDEC J-STD-020D中的无铅器件封装体耐温标准
Package
Thickness
|
Volume mm3
＜350
|
Volume mm3
350~2000
|
Volume mm3
＞2000
|
|---|
＜1.6mm
|
260℃
|
260℃
|
260℃
|
1.6mm～2.5mm
|
260℃
|
250℃
|
245℃
|
＞2.5mm
|
250℃
|
245℃
|
245℃
|
体积计算中不计入器件焊端（焊球，引脚）和外部散热片。
回流焊接工艺曲线测量方法：
JEP140推荐：对于厚度较小的器件，测量封装体温度时，直接将热电偶贴放在器件表面，对于厚度较大的器件，在器件表面钻孔埋入热电偶进行测量。由于量化器件厚度的要求，优先推荐采用在封装体表面钻孔埋入热电偶的方式（特别薄器件，无法钻孔除外），如图2所示。
图 2 封装体测温示意图
混合回流焊工艺参数要求
回流焊接过程中，如果出现器件混装现象，应首先保证无铅器件的正常焊接。具体要求如表1所示。
表 1 混装回流焊工艺参数表
数值要求
|
有铅BGA
|
无铅BGA
|
其他器件
|
|---|
预热区（40~150℃）
|
时间
|
60-150Sec
|
升温斜率
|
＜2.5℃/Sec
|
均温区（150~183℃）
|
时间
|
30-90Sec
|
升温斜率
|
＜1.0℃/Sec
|
回流区（＞183℃）
|
峰值温度
|
210~240℃
|
220~240℃
|
210~245℃
|
时间
|
30~120s
|
60~120s
|
30~120s
|
冷却区（Tmax－150℃）
|
降温斜率
|
1.0℃/Sec≤Slope≤4.0℃/Sec
|
须知：
以上工艺参数要求均针对焊点温度。单板上焊点最热点和最冷点均需要满足以上规范要求。
曲线调制中，还需要满足单板上元器件的封装体耐温要求。封装体耐温标准按照IPC/JEDEC J-STD-020D标准，封装体测温方法按照JEP 140标准。
IPC/JEDEC 020D中的有铅器件封装体耐温标准如表2所示。
表 2 有铅器件封装体耐温标准
Package Thickness
|
Temperature 1 (Package Volume < 350 mm3 or 0.02 in.3)
|
Temperature 1 (Package Volume ≥ 350 mm3 or 0.02 in.3)
|
|---|
< 2.5 mm (0.10 in.)
|
235°C (455°F)
|
220°C (428°F)
|
≥ 2.5 mm (0.10 in.)
|
220°C (428°F)
|
220°C (428°F)
|
体积计算中不计入器件焊端（焊球，引脚）和外部散热片。
JEP140标准规定测量封装体温度方法同无铅工艺，请参考无铅回流焊工艺参数要求详细说明。
潮敏参数
本章节规定了IC（潮敏产品）的使用原则，涉及到的术语解释如下。
- Floor life：海思产品允许在车间保留的最长时间（环境≦30℃/60% RH，在拆开防潮包装到Reflow之前）
- Desiccant (干燥剂)：一种用于吸附潮气而保持干燥的材料
- Humidity Indicator Card (HIC)：湿度指示卡
- Moisture sensitivity level (MSL)：潮敏等级
- Moisture Barrier Bag (MBB)：防潮包装袋
- Solder Reflow：回流焊
- Shelf Life：防潮包装后正常存储时间
【潮敏等级】
本产品潮敏等级为3级。
海思产品防潮包装
包装信息
干燥真空包装材料包含：
图 1 干燥真空包装材料示意图
潮敏产品进料检验
在生产使用（SMT）之前，打开真空袋子后：
- 如果HIC的最大指示点已经变化（不是蓝色或土黄色），产品必须参照表1进行rebake。
- 如果HIC中10%RH dot是蓝色或土黄色的，表示产品很干燥，可以仅更换防潮剂后真空封装。
- 如果HIC中10%RH dot不是蓝色或土黄色，5%RH dot已经变红色或浅绿色，表示产品已经受潮，参考表1进行rebake。
存放与使用
【存放环境】
建议产品真空包装存放，存放在≦30°C/60% RH下。
【shelf life】（防潮包装后正常存储时间）
存放环境≦30°C/60% RH下，真空包装存放，shelf life（存储期限）不少于12个月。
【floor life】
在环境条件≦30°C/60%下，floor life参照表1如下。
表 1 floor life参照表
MSL
|
Floor life(out of bag) at factory ambient≦30℃/60% RH or as stated
|
|---|
1
|
Unlimited at ≦30℃/85% RH
|
2
|
1 year
|
2a
|
4 weeks
|
3
|
168 hours
|
4
|
72 hours
|
5
|
48 hours
|
5a
|
24 hours
|
6
|
Mandatory bake before use, must be reflowed within the time limit specified on the label
|
【潮敏产品的使用】
- 产品在≦30℃/60%RH下连续或累计暴露超过2个小时，建议进行rebake后再真空干燥包装。
- 产品在≦30℃/60%RH下暴露累计没有超过2个小时，可以不用rebake，但要更换新的干燥剂，进行真空干燥包装。
本文没有提到的存储及使用原则，请直接参考JEDEC J-STD-033A。
重新烘烤
使用范围：需要重新烘烤的IC（潮敏产品）
重新烘烤参考表如表1所示。
表 1 重新烘烤参考表
Body thickness
|
level
|
bake@125℃
|
bake@90℃≦5% RH
|
bake@40℃≦5% RH
|
|---|
≦1.4mm
|
2a
|
3 hours
|
11 hours
|
5 days
|
3
|
7hours
|
23 hours
|
9 days
|
4
|
7 hours
|
23 hours
|
9 days
|
5
|
7 hours
|
24 hours
|
10 days
|
5a
|
10 hours
|
24 hours
|
10 days
|
≦2.0mm
|
2a
|
16 hours
|
2 days
|
22 days
|
3
|
17 hours
|
2 days
|
23 days
|
4
|
20 hours
|
3 days
|
28 days
|
5
|
25 hours
|
4 days
|
35 days
|
5a
|
40 hours
|
6 days
|
56 days
|
≦4.5mm
|
2a
|
48 hours
|
7 days
|
67 days
|
3
|
48 hours
|
8 days
|
67 days
|
4
|
48 hours
|
10 days
|
67 days
|
5
|
48 hours
|
10 days
|
67 days
|
5a
|
48 hours
|
10 days
|
67 days
|
说明：
- 表1显示的均是受潮后，必须的最小的烘烤时间。
- 重新烘烤优先选择低温烘烤。
- 详细情况请参考JEDEC。
电性能参数
功耗参数
表 1 各个温度节点下的典型场景数据
芯片类型
|
结温
|
VDD
(mW)
|
VDDIO_DDR
(mW)
|
1V8_SOC
(mW)
|
3V3_SOC
(mW)
|
总功耗
(mW)
|
|---|
Hi3516CV610-10B
|
37.2
|
313
|
196
|
14
|
194
|
717
|
105
|
546
|
241
|
14
|
216
|
1017
|
表 2 各个温度节点下的典型场景数据
芯片类型
|
结温
|
VDD (mW)
|
VDDIO_DDR
(mW)
|
1V8_SOC(mW)
|
3V3_SOC (mW)
|
总功耗(mW)
|
|---|
Hi3516CV610-20S
|
40.6
|
539
|
304
|
14
|
186
|
1043
|
105
|
760
|
337
|
13
|
221
|
1331
|
表 3 各个温度节点下的典型场景数据
芯片类型
|
结温
|
VDD (mW)
|
VDDIO_DDR (mW)
|
1V8_SOC
(mW)
|
3V3_SOC (mW)
|
总功耗(mW)
|
|---|
Hi3516CV610-00S
|
44
|
503
|
132
|
11
|
183
|
829
|
105
|
723
|
186
|
13
|
191
|
1113
|
须知：
- 功耗参数基于芯片Hi3516CV610-10/20/00系列的典型工作场景，更多功耗场景可参考《Hi35xxVxxx功耗测试报告》。
- 单板电源设计必须参照《Hi35xxVxxx硬件设计用户指南》。
温度和热阻参数
温度和热阻参数如表1、表2和表3所示。
说明：
- 热阻基于JEDEC JESD51系列标准给出，应用时的系统设计及环境可能与JEDEC JESD51系列标准不同，需要根据应用条件作出分析。
- θJA请参考JESD 51-2标准
- θJB请参考JESD 51-8标准
- θJC请参考：
- (1) MIL-STD 883 1012.1
- (2) SEMI G30-88
- 芯片结温和芯片功耗成正比关系，需要考虑将芯片结温控制在合理范围内，以匹配供电电源规格。
表 1 工作环境参数
芯片
|
工作环境温度（TA）
|
|---|
最小值（℃）
|
最大值（℃）
|
|---|
Hi3516CV610
|
-20
|
70
|
表 2 结温参数
芯片
|
工作结温（TJ）
|
破坏性结温（℃）
|
|---|
最小值（℃）
|
最大值（℃）
|
|---|
Hi3516CV610
|
-20
|
105
|
125
|
注意：
- 在任何条件下芯片的结温都不能大于表2中的“破坏性结温”。若芯片结温超过该极限值，可能导致芯片物理损坏。
- 在正常工作条件下芯片的结温必须在工作结温范围内且芯片工作的环境温度必须在工作环境温度范围内。
热阻参数如表3所示。
表 3 热阻参数
参数
|
符号
|
典型值
|
单位
|
|---|
Hi3516CV610-10B/20S/20G
|
Hi3516CV610-00S/00G
|
|---|
Junction-to-ambient thermal resistance
|
θJA
|
26.9
|
23.46
|
℃/W
|
Junction-to-board thermal resistance
|
θJB
|
10.3
|
10.60
|
℃/W
|
Junction-to-case thermal resistance
|
θJC
|
7.4
|
5.34
|
℃/W
|
工作条件
使用SVB方案时，CORE电源工作条件如表1所示。
表 1 CORE电源工作条件
芯片类型
|
符号
|
描述
|
SVB电压
|
单位
|
|---|
最小值
|
最大值
|
容忍的误差范围
|
|---|
Hi3516CV610-10B
|
VDD
|
CORE电源
|
0.843
|
0.950
|
±0.03
|
V
|
Hi3516CV610-20S/20G
|
VDD
|
CORE电源
|
0.838
|
0.990
|
±0.03
|
V
|
Hi3516CV610-00S/00G
|
VDD
|
CORE电源
|
0.838
|
0.990
|
±0.03
|
V
|
须知：
电源电压设置值以SVB_CHECK工具确认结果为准。
其他电源工作条件如表2和表3所示。
表 2 Hi3516CV610-10B/20S/20G常压电源工作条件
符号
|
描述
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
DVDD33
|
I2C/I2S/PWM/UART/GPIO/JTAG IO电源
|
2.97
|
3.3
|
3.63
|
V
|
DVDD3318_FLASH
|
SDIO/SFC/EMMC电源
|
2.97/1.71
|
3.3/1.8
|
3.63/1.89
|
V
|
DVDD3318_Sensor
|
Sensor IO电源
|
2.97/1.71
|
3.3/1.8
|
3.63/1.89
|
V
|
AVDD18_MIPIRX
|
MIPIRX 1.8V 模拟电源
|
1.71
|
1.8
|
1.89
|
V
|
CMOS模式 1.8V IO电源
|
1.71
|
1.8
|
1.89
|
V
|
AVDD33_AC_U2
|
AUDIO/U2 3.3V模拟电源
|
2.97
|
3.3
|
3.63
|
V
|
AVDD_BAT
|
RTC电池电源
|
1.6
|
3.0
|
3.6
|
V
|
AVDD33_FE
|
FEPHY 3.3V模拟电源
|
3.145
|
3.3
|
3.465
|
V
|
AVDD33_PLL
|
PLL 3.3V模拟电源
|
2.97
|
3.3
|
3.63
|
V
|
AVDD33_DDRPLL
|
DDRPLL 3.3V模拟电源
|
2.97
|
3.3
|
3.63
|
V
|
VDDIO_DDR
|
DDR2 IO电源
|
1.71/1.425
|
1.8/1.5
|
1.89/1.575
|
V
|
DDR3/DDR3L IO电源
|
1.425/1.282
|
1.5/1.35
|
1.575/1.417
|
V
|
表 3 Hi3516CV610-00S/00G常压电源工作条件
符号
|
描述
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
DVDD33
|
I2C/I2S/PWM/UART/GPIO/JTAG IO电源
|
2.97
|
3.3
|
3.63
|
V
|
DVDD3318_FLASH
|
SDIO/SFC/EMMC电源
|
2.97/1.71
|
3.3/1.8
|
3.63/1.89
|
V
|
DVDD3318
|
SPI0/Sensor_HS/VS电源
|
2.97
|
3.3
|
3.63
|
V
|
DVDD3318_Sensor
|
Sensor IO电源
|
2.97/1.71
|
3.3/1.8
|
3.63/1.89
|
V
|
AVDD33_U2
|
USB2 3.3V模拟电源
|
2.97
|
3.3
|
3.63
|
V
|
AVDD18_MIPIRX
|
MIPIRX 1.8V 模拟电源
|
1.71
|
1.8
|
1.89
|
V
|
CMOS模式 1.8V IO电源
|
1.71
|
1.8
|
1.89
|
V
|
AVDD33_AC
|
AUDIO 3.3V模拟电源
|
2.97
|
3.3
|
3.63
|
V
|
AVDD_BAT
|
RTC电池电源
|
1.6
|
3.0
|
3.6
|
V
|
AVDD33_FE
|
FEPHY 3.3V模拟电源
|
3.145
|
3.3
|
3.465
|
V
|
AVDD33_PLL
|
PLL 3.3V模拟电源
|
2.97
|
3.3
|
3.63
|
V
|
AVDD33_DDRPLL
|
DDRPLL 3.3V模拟电源
|
2.97
|
3.3
|
3.63
|
V
|
VDDIO_CK_DDR
|
DDR3 CLK IO电源
|
1.425
|
1.5
|
1.575
|
V
|
VDDIO_DDR
|
DDR3 IO电源
|
1.425
|
1.5
|
1.575
|
V
|
表 4 Hi3516CV610-10B/20S/20G破坏性电压值
参数描述
|
电源管脚名称
|
最小破坏性电压值（V）
|
最大破坏性电压值（V）
|
|---|
Core 电源供电电压
|
VDD
|
-0.2
|
1.17
|
DDR IO电源供电电压
|
VDDIO_DDR
|
-0.2
|
1.8/2.16
|
3.3V/1.8V IO电源供电电压
|
DVDD3318_FLASH/DVDD3318_SENSOR/AVDD18_MIPIRX
|
-0.2
|
3.96/2.16
|
3.3V IO/IP电源供电电压
|
AVDD33_AC_U2/AVDD33_DDR_PLL/DVDD33/AVDD33_PLL/AVDD33_FE
|
-0.2
|
3.96
|
RTC 电池供电电源
|
AVDD_BAT
|
-0.2
|
3.96
|
表 5 Hi3516CV610-00S/00G破坏性电压值
参数描述
|
电源管脚名称
|
最小破坏性电压值（V）
|
最大破坏性电压值（V）
|
|---|
Core 电源供电电压
|
VDD
|
-0.2
|
1.17
|
DDR IO电源供电电压
|
VDDIO_DDR/ VDDIO_DDR_CK
|
-0.2
|
1.8
|
3.3V/1.8V IO电源供电电压
|
DVDD3318_FLASHDVDD3318_SENSOR/AVDD18_MIPIRX/DVDD3318
|
-0.2
|
3.96/2.16
|
3.3V IO/IP电源供电电压
|
AVDD33_AC/AVDD33_DDR_PLL/DVDD33/AVDD33_PLL/AVDD33_FE/ AVDD33_U2
|
-0.2
|
3.96
|
RTC 电池供电电源
|
AVDD_BAT
|
-0.2
|
3.96
|
注意：
- 只要芯片供电电压超出破坏性电压值范围，就可能造成芯片的物理功能永久性损坏。
- 芯片供电电压必须在电源工作条件范围内，否则质量无法保证。
上下电顺序
请参考《Hi35xxVxxx 硬件设计用户指南》“上下电时序”章节。
DC/AC电气参数
注意：
- 如果有驱动LED的需求，请注意DC电流的限制要求；
- 如果需要接上拉或下拉电阻，则必须确保阻值不小于4.7kΩ。
DC电气参数如表1和表2所示。
表 1 DC电气参数表(DVDD33/DVDD3318_Sensor/DVDD3318(BGA)/DVDD3318_FLASH=3.3V)
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
说明
|
|---|
DVDD33
|
接口电压
|
2.97
|
3.3
|
3.63
|
V
|
-
|
VIH
|
高电平输入电压
|
2.1
|
-
|
-
|
V
|
除USB2_VBUS，其他接口不兼容5V输入
|
VIL
|
低电平输入电压
|
-
|
-
|
0.7
|
V
|
-
|
IL
|
输入漏电流
|
-
|
-
|
±10
|
µA
|
-
|
IOZ
|
三态输出漏电流
|
-
|
-
|
±10
|
µA
|
-
|
VOH
|
高电平输出电压
|
2.4
|
-
|
-
|
V
|
-
|
VOL
|
低电平输出电压
|
-
|
-
|
0.4
|
V
|
-
|
IOH
|
高电平输出电流
|
4.543
|
-
|
-
|
mA
|
IO2_档位1
|
8.952
|
-
|
-
|
mA
|
IO2_档位2
|
13.34
|
-
|
-
|
mA
|
IO2_档位3
|
17.73
|
-
|
-
|
mA
|
IO2_档位4
|
IOL
|
低电平输出电流
|
3.03
|
-
|
-
|
mA
|
IO2_档位1
|
6.018
|
-
|
-
|
mA
|
IO2_档位2
|
8.985
|
-
|
-
|
mA
|
IO2_档位3
|
11.88
|
-
|
-
|
mA
|
IO2_档位4
|
IOH
|
高电平输出电流
|
3.647
|
-
|
-
|
mA
|
IO6_档位1
|
7.284
|
-
|
-
|
mA
|
IO6_档位2
|
14.26
|
-
|
-
|
mA
|
IO6_档位3
|
17.89
|
-
|
-
|
mA
|
IO6_档位4
|
28.38
|
-
|
-
|
mA
|
IO6_档位5
|
32
|
-
|
-
|
mA
|
IO6_档位6
|
38.95
|
-
|
-
|
mA
|
IO6_档位7
|
42.57
|
-
|
-
|
mA
|
IO6_档位8
|
IOL
|
低电平输出电流
|
2.428
|
-
|
-
|
mA
|
IO6_档位1
|
4.849
|
-
|
-
|
mA
|
IO6_档位2
|
9.604
|
-
|
-
|
mA
|
IO6_档位3
|
11.93
|
-
|
-
|
mA
|
IO6_档位4
|
18.94
|
-
|
-
|
mA
|
IO6_档位5
|
21.32
|
-
|
-
|
mA
|
IO6_档位6
|
25.99
|
-
|
-
|
mA
|
IO6_档位7
|
28.27
|
-
|
-
|
mA
|
IO6_档位8
|
IOH
|
高电平输出电流
|
4.557
|
-
|
-
|
mA
|
EMMC IO_档位1
|
9.112
|
-
|
-
|
mA
|
EMMC IO_档位2
|
13.41
|
-
|
-
|
mA
|
EMMC IO_档位3
|
17.96
|
-
|
-
|
mA
|
EMMC IO_档位4
|
26.65
|
-
|
-
|
mA
|
EMMC IO_档位5
|
31.19
|
-
|
-
|
mA
|
EMMC IO_档位6
|
35.48
|
-
|
-
|
mA
|
EMMC IO_档位7
|
40.01
|
-
|
-
|
mA
|
EMMC IO_档位8
|
44.29
|
-
|
-
|
mA
|
EMMC IO_档位9
|
48.84
|
-
|
-
|
mA
|
EMMC IO_档位10
|
53.13
|
-
|
-
|
mA
|
EMMC IO_档位11
|
57.67
|
-
|
-
|
mA
|
EMMC IO_档位12
|
66.33
|
-
|
-
|
mA
|
EMMC IO_档位13
|
70.87
|
-
|
-
|
mA
|
EMMC IO_档位14
|
75.14
|
-
|
-
|
mA
|
EMMC IO_档位15
|
79.67
|
-
|
-
|
mA
|
EMMC IO_档位16
|
IOL
|
低电平输出电流
|
3.029
|
-
|
-
|
mA
|
EMMC IO_档位1
|
6.016
|
-
|
-
|
mA
|
EMMC IO_档位2
|
9.075
|
-
|
-
|
mA
|
EMMC IO_档位3
|
12.05
|
-
|
-
|
mA
|
EMMC IO_档位4
|
17.91
|
-
|
-
|
mA
|
EMMC IO_档位5
|
20.87
|
-
|
-
|
mA
|
EMMC IO_档位6
|
23.78
|
-
|
-
|
mA
|
EMMC IO_档位7
|
26.73
|
-
|
-
|
mA
|
EMMC IO_档位8
|
29.47
|
-
|
-
|
mA
|
EMMC IO_档位9
|
32.44
|
-
|
-
|
mA
|
EMMC IO_档位10
|
35.45
|
-
|
-
|
mA
|
EMMC IO_档位11
|
38.41
|
-
|
-
|
mA
|
EMMC IO_档位12
|
44.09
|
-
|
-
|
mA
|
EMMC IO_档位13
|
47.04
|
-
|
-
|
mA
|
EMMC IO_档位14
|
49.9
|
-
|
-
|
mA
|
EMMC IO_档位15
|
52.84
|
-
|
-
|
mA
|
EMMC IO_档位16
|
RPU1
|
内部上拉电阻
|
33.35
|
42.43
|
53.51
|
kΩ
|
-
|
RPD1
|
内部下拉电阻
|
28.62
|
37.48
|
48.45
|
kΩ
|
-
|
RPU2
|
内部上拉电阻
|
6.451
|
7.761
|
9.119
|
kΩ
|
-
|
Rpu4
|
内部上拉电阻
|
18.96
|
25.82
|
35.21
|
kΩ
|
-
|
RPD4
|
内部下拉电阻
|
51.29
|
92.86
|
152
|
kΩ
|
-
|
RPD5
|
内部下拉电阻
|
17.95
|
27.14
|
40.16
|
kΩ
|
-
|
RPU7
|
内部上拉电阻
|
18.14
|
24.69
|
33.59
|
kΩ
|
-
|
RPD7
|
内部下拉电阻
|
51.38
|
92.48
|
150.3
|
kΩ
|
-
|
RPU11
|
内部上拉电阻
|
18.36
|
25
|
34.04
|
kΩ
|
-
|
RPD11
|
内部下拉电阻
|
18.25
|
27.65
|
50.96
|
kΩ
|
-
|
RPU12
|
内部上拉电阻
|
6.413
|
7.796
|
9.239
|
kΩ
|
-
|
RPU13
|
内部上拉电阻
|
18.42
|
25.08
|
34.15
|
kΩ
|
-
|
RPD13
|
内部下拉电阻
|
18.17
|
27.56
|
40.95
|
kΩ
|
-
|
RPU20
|
内部上拉电阻
|
24.39
|
29.48
|
35.89
|
kΩ
|
-
|
RPD20
|
内部下拉电阻
|
22.78
|
28.2
|
34.14
|
kΩ
|
-
|
RPU21
|
内部上拉电阻
|
24.39
|
29.48
|
35.89
|
kΩ
|
-
|
RPD21
|
内部下拉电阻
|
22.78
|
28.2
|
34.14
|
kΩ
|
-
|
表 2 DC电气参数表（DVDD3318_FLASH/DVDD3318_Sensor/DVDD3318(BGA)=1.8V）
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
说明
|
|---|
DVDD18
|
接口电压
|
1.62
|
1.8
|
1.98
|
V
|
-
|
VIH
|
高电平输入电压
|
0.65×DVDD18
|
-
|
-
|
V
|
除USB2_VBUS，其他接口不兼容5V输入
|
VIL
|
低电平输入电压
|
-
|
-
|
0.4
|
V
|
-
|
IL
|
输入漏电流
|
-
|
-
|
±10
|
µA
|
-
|
IOZ
|
三态输出漏电流
|
-
|
-
|
±10
|
µA
|
-
|
VOH
|
高电平输出电压
|
1.4
|
-
|
-
|
V
|
-
|
VOL
|
低电平输出电压
|
-
|
-
|
0.45
|
V
|
-
|
IOH
|
高电平输出电流
|
1.006
|
-
|
-
|
mA
|
IO2_档位1
|
1.974
|
-
|
-
|
mA
|
IO2_档位2
|
2.94
|
-
|
-
|
mA
|
IO2_档位3
|
3.905
|
-
|
-
|
mA
|
IO2_档位4
|
IOL
|
低电平输出电流
|
1.431
|
-
|
-
|
mA
|
IO2_档位1
|
2.854
|
-
|
-
|
mA
|
IO2_档位2
|
4.282
|
-
|
-
|
mA
|
IO2_档位3
|
5.696
|
-
|
-
|
mA
|
IO2_档位4
|
IOH
|
高电平输出电流
|
0.8064
|
-
|
-
|
mA
|
IO6_档位1
|
1.612
|
-
|
-
|
mA
|
IO6_档位2
|
3.136
|
-
|
-
|
mA
|
IO6_档位3
|
3.941
|
-
|
-
|
mA
|
IO6_档位4
|
6.233
|
-
|
-
|
mA
|
IO6_档位5
|
7.037
|
-
|
-
|
mA
|
IO6_档位6
|
8.556
|
-
|
-
|
mA
|
IO6_档位7
|
9.359
|
-
|
-
|
mA
|
IO6_档位8
|
IOL
|
低电平输出电流
|
1.144
|
-
|
-
|
mA
|
IO6_档位1
|
2.289
|
-
|
-
|
mA
|
IO6_档位2
|
4.568
|
-
|
-
|
mA
|
IO6_档位3
|
5.701
|
-
|
-
|
mA
|
IO6_档位4
|
9.106
|
-
|
-
|
mA
|
IO6_档位5
|
10.25
|
-
|
-
|
mA
|
IO6_档位6
|
12.52
|
-
|
-
|
mA
|
IO6_档位7
|
13.64
|
-
|
-
|
mA
|
IO6_档位8
|
IOH
|
高电平输出电流
|
1.008
|
-
|
-
|
mA
|
EMMC IO_档位1
|
2.017
|
-
|
-
|
mA
|
EMMC IO_档位2
|
2.95
|
-
|
-
|
mA
|
EMMC IO_档位3
|
3.957
|
-
|
-
|
mA
|
EMMC IO_档位4
|
5.885
|
-
|
-
|
mA
|
EMMC IO_档位5
|
6.861
|
-
|
-
|
mA
|
EMMC IO_档位6
|
7.793
|
-
|
-
|
mA
|
EMMC IO_档位7
|
8.798
|
-
|
-
|
mA
|
EMMC IO_档位8
|
9.729
|
-
|
-
|
mA
|
EMMC IO_档位9
|
10.74
|
-
|
-
|
mA
|
EMMC IO_档位10
|
11.67
|
-
|
-
|
mA
|
EMMC IO_档位11
|
12.68
|
-
|
-
|
mA
|
EMMC IO_档位12
|
14.57
|
-
|
-
|
mA
|
EMMC IO_档位13
|
15.57
|
-
|
-
|
mA
|
EMMC IO_档位14
|
16.51
|
-
|
-
|
mA
|
EMMC IO_档位15
|
17.51
|
-
|
-
|
mA
|
EMMC IO_档位16
|
IOL
|
低电平输出电流
|
1.431
|
-
|
-
|
mA
|
EMMC IO_档位1
|
2.854
|
-
|
-
|
mA
|
EMMC IO_档位2
|
4.292
|
-
|
-
|
mA
|
EMMC IO_档位3
|
5.713
|
-
|
-
|
mA
|
EMMC IO_档位4
|
8.557
|
-
|
-
|
mA
|
EMMC IO_档位5
|
9.977
|
-
|
-
|
mA
|
EMMC IO_档位6
|
11.4
|
-
|
-
|
mA
|
EMMC IO_档位7
|
12.82
|
-
|
-
|
mA
|
EMMC IO_档位8
|
14.22
|
-
|
-
|
mA
|
EMMC IO_档位9
|
15.64
|
-
|
-
|
mA
|
EMMC IO_档位10
|
17.07
|
-
|
-
|
mA
|
EMMC IO_档位11
|
18.49
|
-
|
-
|
mA
|
EMMC IO_档位12
|
21.31
|
-
|
-
|
mA
|
EMMC IO_档位13
|
22.73
|
-
|
-
|
mA
|
EMMC IO_档位14
|
24.15
|
-
|
-
|
mA
|
EMMC IO_档位15
|
25.56
|
-
|
-
|
mA
|
EMMC IO_档位16
|
Rpu2
|
内部上拉电阻
|
6.519
|
7.957
|
9.504
|
kΩ
|
-
|
Rpu4
|
内部上拉电阻
|
33.75
|
53.05
|
81.19
|
kΩ
|
-
|
Rpd4
|
内部下拉电阻
|
109.3
|
208.5
|
373.7
|
kΩ
|
-
|
Rpd5
|
内部下拉电阻
|
31.32
|
55.16
|
93.83
|
kΩ
|
|
RPU12
|
内部上拉电阻
|
6.48
|
7.99
|
9.618
|
kΩ
|
-
|
Rpu13
|
内部上拉电阻
|
32.05
|
50.16
|
76.21
|
kΩ
|
-
|
Rpd13
|
内部下拉电阻
|
32.03
|
55.97
|
95.71
|
kΩ
|
-
|
RPU20
|
内部上拉电阻
|
26.28
|
33.23
|
43.47
|
kΩ
|
-
|
RPD20
|
内部下拉电阻
|
31.15
|
23.98
|
40.66
|
kΩ
|
-
|
RPU21
|
内部上拉电阻
|
26.28
|
33.23
|
43.47
|
kΩ
|
-
|
RPD21
|
内部下拉电阻
|
31.15
|
23.98
|
40.66
|
kΩ
|
-
|
MIPI/LVDS Rx 电气参数
DPHY/HiSPI/Sub-LVDS/LVDS差分DC电气参数如表1所示。
表 1 LVDS 差分DC电气参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
VIDTH(SL)
|
Differential Input Threshold Voltage |(VP－VM)|
|
Sub-LVDS
|
70
|
-
|
-
|
mV
|
VIDTH(HS)
|
HiSPI(SLVS)
|
70
|
-
|
-
|
VIDTH(HiVCM)
|
HiSPI(HiVCM)
|
100
|
-
|
-
|
VIDTH(DP)
|
D-PHY HS
|
70
|
-
|
-
|
VIDTH(LV)
|
LVDS
|
100
|
-
|
-
|
VIDTH(ML)
|
Mini-LVDS
|
100
|
-
|
-
|
VCM(SL)
|
Common Mode Voltage Range (VP+VM)/2
|
Sub-LVDS
|
0.5
|
0.9
|
1.3
|
V
|
VCM(HS)
|
HiSPI(SLVS)
|
0.07
|
0.2
|
0.35
|
VCM(HiVCM)
|
HiSPI(HiVCM)
|
0.66
|
0.90
|
1.17
|
VCM(DP)
|
D-PHY HS
|
0.07
|
0.2
|
0.33
|
VCM(LV)
|
LVDS
|
0.925
|
1.2
|
1.475
|
VCM(ML)
|
Mini-LVDS
|
1.025
|
1.2
|
1.375
|
VISVR (SL)
|
Single-ended Input Voltage Range VP, VM
|
Sub-LVDS
|
0.4
|
-
|
1.4
|
V
|
VCM(HS)
|
HiSPI
|
-0.165
|
-
|
0.575
|
VCM(DP)
|
D-PHY HS
|
-0.04
|
-
|
0.46
|
VCM(LV)
|
LVDS
|
0
|
-
|
1.8
|
VCM(ML)
|
Mini-LVDS
|
0.825
|
-
|
1.575
|
ZID(SL)
|
Internal Termination Resistor Value
|
Sub-LVDS
|
80
|
100
|
125
|
Ω
|
ZID(HS)
|
HiSPI
|
125
|
ZID(LV)
|
LVDS
|
125
|
ZID(ML)
|
Mini-LVDS
|
125
|
ZID(DP)
|
D-PHY HS
|
125
|
MIPI DPHY参数如表2~表5所示。
表 2 MIPI DPHY HS（High Speed）DC 参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
VTERM-EN
|
Single-ended threshold for HS termination enable
|
-
|
-
|
450
|
mV
|
表 3 MIPI DPHY HS（High Speed）AC 参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
ΔVCMRX(HF)
|
Common-mode interface beyond 450MHz
|
-
|
-
|
100
|
-
|
ΔVCMRX(LF)
|
Common-mode interface 50MHz-450MHz
|
-50
|
-
|
50
|
mV
|
CCM
|
Common-mode termination
|
-
|
-
|
60
|
pF
|
表 4 MIPI DPHY LP（Low Power）DC 参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
VIHLP
|
Logic 1 input voltage
|
880
|
-
|
-
|
mV
|
VILLP
|
Logic 0 input voltage
|
-
|
-
|
550
|
VHYST
|
Input hysteresis
|
25
|
-
|
-
|
表 5 MIPI DPHY LP（Low Power）AC 参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
eSPIKE
|
Input pulse rejection
|
-
|
-
|
300
|
V·ps
|
TMIN-RX
|
Minimun pulse rejection
|
20
|
-
|
-
|
ns
|
VINT
|
Peak interference amplitude
|
-
|
-
|
200
|
mV
|
fINT
|
Interference frequency
|
450
|
-
|
-
|
MHz
|
AUDIO CODEC电性能参数
AUDIO CODEC电性能参数如表1~表5所示。
表 1 总体指标表
参数
|
最小值
|
典型值
|
最大值
|
单位
|
说明
|
|---|
模拟电路电源AVDD33_U2_AC
|
3
|
3.3
|
3.6
|
V
|
相对于AVSS_AC
|
AC_VREF
|
-
|
AVDD33_U2_AC /2
|
-
|
V
|
相对于AVSS_AC
|
表 2 DAC主要指标表
参数
|
最小值
|
典型值
|
最大值
|
单位
|
说明
|
|---|
满幅输出幅度
|
-
|
1
|
-
|
Vrms
|
最大输出信号摆幅
|
表 3 ADC主要指标表
参数
|
最小值
|
典型值
|
最大值
|
单位
|
说明
|
|---|
最大输入幅度
|
-
|
1
|
2
|
Vrms
|
ADC最大输入信号摆幅（单端最大1V，差分2V）
|
表 4 MICBIAS主要指标表
参数
|
最小值
|
典型值
|
最大值
|
单位
|
说明
|
|---|
偏置电压
|
-
|
2.1×AVDD33_U2_AC/3.3
|
2.8×AVDD33_U2_AC/3.3
|
V
|
麦克风偏置电压
|
最大输出电流
|
-
|
-
|
3
|
mA
|
-
|
表 5 MICPGA主要指标
参数
|
最小值
|
典型值
|
最大值
|
单位
|
说明
|
|---|
输入电压范围
|
-
|
1
|
2
|
Vrms
|
最大输入信号摆幅（单端最大1V，差分2V）
|
输入阻抗
|
-
|
30
|
66
|
kΩ
|
MICPGA的输入阻抗（单端输入30K，差分60K）
|
接口时序
DDR接口时序
写操作时序
命令和地址相对于CK的写操作时序
对于DDR命令和地址相对于CK的写操作时序，tIS为命令和地址到CK上升沿的建立时间，tIH为CK上升沿到命令和地址的保持时间。DDR3/3L命令和地址相对于CK的写操作时序如图1所示。
图 1 DDR3/3L命令和地址相对于CK的写操作时序图
DQS相对于CK的写操作时序
对于DDR3/3L DQS相对于CK的写操作时序，tDSH为CK上升沿到DQS下降沿的保持时间，tDSS为DQS下降沿到CK上升沿的建立时间。DQS相对于CK的写操作时序如图1所示。
图 1 DDR3/3L DQS相对于CK的写操作时序图
读操作时序
命令和地址相对于CK的读操作时序
“命令和地址相对于CK的读操作时序”与“命令和地址相对于CK的写操作时序”相同。
CK相对于DQS的读操作时序
对于DDR3/3L，CK相对于DQS的读操作时序，tDQSCK为有效DQS相对于CK的偏斜。DDR3/3L CK相对于DQS的读操作时序如图1所示。
图 1 DDR3/3L CK相对于DQS的读操作时序图
DQS相对于DQ的读操作时序
对于DDR3/3L DQS相对于DQ的读操作时序，tQH是最早无效的DQ相对于DQS的抖动。DDR3/3L DQS相对于DQ的读操作时序如图1所示。
图 1 DDR3/3L DQS相对于DQ的读操作时序图
DDR时序参数
DDR接口时序满足JEDEC（JESD79-3F）标准协议，本文中描述的时序都是DDR PHY侧输出的时序。
DDR3/3L-2133 SDRAM存储器CK参数如表1所示。
表 1 DDR3 SDRAM存储器CK参数表（DDR3/3L-2133）
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
存储器时钟频率
|
-
|
1066.5
|
-
|
MHz
|
锁相环抖动tJIT(cc)
|
-100
|
-
|
100
|
ps
|
锁相环抖动tJIT(per)
|
-50
|
-
|
50
|
ps
|
锁相环占空比(avg)
|
47.000
|
|
53.000
|
%
|
DDR3/3L-2133 SDRAM存储器DQS参数如表2所示。
表 2 DDR3 SDRAM存储器DQS参数表（DDR3/3L-2133）
参数
|
符号
|
最小值
|
最大值
|
单位
|
|---|
DQS下降沿相对DDR时钟的建立时间
|
tDSS
|
0.18
|
-
|
tCK
|
DQS下降沿相对DDR时钟的保持时间
|
tDSH
|
0.18
|
-
|
tCK
|
DQS与DQ的偏斜
|
tDQSQ
|
-
|
75
|
ps
|
参考Vih(ac) / Vil(ac)电平的地址和命令相对DDR时钟的建立时间
|
tIS(base)
|
135
|
-
|
ps
|
参考Vih(dc) / Vil(dc)电平的地址和命令相对DDR时钟的保持时间
|
tIH(base)
|
100
|
-
|
-
|
DQS输出时相对DDR时钟的偏斜
|
tDQSCK
|
-180
|
180
|
ps
|
SPI FLASH接口时序
SPI FLASH输入方向时序如图1和图2所示。
图 1 SPI FLASH输入方向时序图-SDR模式
图 2 SPI FLASH输入方向时序图-DDR模式
SPI FLASH输入方向时序参数如表1和表2所示。
表 1 SPI FLASH输入方向时序参数表（电压=3.3V）
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
SFC_CLK时钟周期（SDR）
|
Tclk
|
10.1
|
-
|
83.2
|
ns
|
SFC_CLK时钟周期（DDR）
|
Tclk
|
10.1
|
-
|
83.2
|
ns
|
SFC_CLK时钟占空比 (DDR)
|
Duty
|
45
|
-
|
55
|
%
|
输入信号建立时间要求(SDR)
|
Tsu
|
2
|
-
|
-
|
ns
|
输入信号保持时间要求(SDR)
|
Thd
|
1
|
-
|
-
|
ns
|
输入信号有效时间要求(DDR)
|
Valid
|
3
|
-
|
-
|
ns
|
表 2 SPI FLASH输入方向时序参数表（电压=1.8V）
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
SFC_CLK时钟周期（SDR）
|
Tclk
|
13.33
|
-
|
83.2
|
ns
|
SFC_CLK时钟周期（DDR）
|
Tclk
|
13.33
|
-
|
83.2
|
ns
|
SFC_CLK时钟占空比 (DDR)
|
Duty
|
45
|
-
|
55
|
%
|
输入信号建立时间要求(SDR)
|
Tsu
|
1.9
|
-
|
-
|
ns
|
输入信号保持时间要求(SDR)
|
Thd
|
0
|
-
|
-
|
ns
|
输入信号有效时间要求(DDR)
|
Valid
|
3.2
|
-
|
-
|
ns
|
SPI FLASH输出方向时序如图3和图4所示。
图 3 SPI FLASH输出方向时序图-SDR模式
图 4 SPI FLASH输出方向时序图-DDR模式
SPI FLASH输出方向时序参数如表3和表4所示。
表 3 SPI FLASH输出方向时序参数表（电压=3.3V）
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
SFC_CLK时钟周期（SDR）
|
Tclk
|
10.1
|
-
|
83.2
|
ns
|
SFC_CLK时钟周期（DDR）
|
Tclk
|
10.1
|
-
|
83.2
|
ns
|
输出信号延时(SDR)
|
Tov
|
-1
|
-
|
3
|
ns
|
输出信号延时(DDR)
|
Tov
|
-
|
-
|
T/2-1.5
|
ns
|
输出信号保持时间(DDR)
|
Tho
|
1.5
|
-
|
-
|
ns
|
表 4 SPI FLASH输出方向时序参数表（电压=1.8V）
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
SFC_CLK时钟周期（SDR）
|
Tclk
|
13.33
|
-
|
83.2
|
ns
|
SFC_CLK时钟周期（DDR）
|
Tclk
|
13.33
|
-
|
83.2
|
ns
|
输出信号延时(SDR)
|
Tov
|
-1
|
-
|
3
|
ns
|
输出信号延时(DDR)
|
Tov
|
-
|
-
|
T/2-1.5
|
ns
|
输出信号保持时间(DDR)
|
Tho
|
1.5
|
-
|
-
|
ns
|
VI接口时序
VI接口CMOS模式时序如图1所示。
图 1 VI接口时序图
VI接口时序参数如表1所示。
表 1 VI接口时序参数表
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
VICLK时钟周期
|
T
|
6.73
|
-
|
-
|
ns
|
输入信号建立时间要求
|
Tsu
|
2.88
|
-
|
-
|
ns
|
输入信号保持时间要求
|
Thd
|
0.8
|
-
|
-
|
ns
|
AIAO接口时序
I2S接口时序
I2S接口接收时序如图1所示。
图 1 I2S接口接收时序图
I2S接口发送时序如图2所示。
图 2 I2S接口发送时序图
I2S接口时序参数如表1所示。
表 1 I2S接口时序参数表
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
输入信号建立时间
|
Tsu
|
10
|
-
|
-
|
ns
|
输入信号保持时间
|
Thd
|
10
|
-
|
-
|
ns
|
输出信号延时
|
Td
|
0
|
-
|
8
|
ns
|
PCM模式接口时序
PCM接口接收时序如图1所示。
图 1 PCM接口接收时序图
PCM接口发送时序如图2所示。
图 2 PCM接口发送时序图
PCM接口时序参数如表1所示。
表 1 PCM接口时序参数表
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
输入信号建立时间
|
Tsu
|
10
|
-
|
-
|
ns
|
输入信号保持时间
|
Thd
|
10
|
-
|
-
|
ns
|
输出信号延时
|
Td
|
0
|
-
|
8
|
ns
|
I2C时序
I2C传输时序如图1所示。
图 1 I2C传输时序图
I2C接口时序参数如表1所示。
表 1 I2C接口时序参数表
参数
|
符号
|
标准模式
|
快速模式
|
单位
|
|---|
最小值
|
最大值
|
最小值
|
最大值
|
|---|
SCL时钟频率
|
fSCL
|
0
|
100
|
0
|
400
|
kHz
|
启动保持时间
|
tHD;STA
|
4.0
|
-
|
0.6
|
-
|
μs
|
SCL低电平周期
|
tLOW
|
4.7
|
-
|
1.3
|
-
|
μs
|
SCL高电平周期
|
tHIGH
|
4.0
|
-
|
0.6
|
-
|
μs
|
启动建立时间
|
tSU;STA
|
4.7
|
-
|
0.6
|
-
|
μs
|
数据保持时间
|
tHD;DAT
|
0
|
3.45
|
0
|
0.9
|
μs
|
数据建立时间
|
tSU;DAT
|
250
|
-
|
100
|
-
|
ns
|
SDA、SCL上升时间
|
tr
|
-
|
1000
|
20+0.1Cb
|
300
|
ns
|
SDA、SCL下降时间
|
tf
|
-
|
300
|
20+0.1Cb
|
300
|
ns
|
结束建立时间
|
tSU;STO
|
4.0
|
-
|
0.6
|
-
|
μs
|
开始与结束之间的总线释放时间
|
tBUF
|
4.7
|
-
|
1.3
|
-
|
μs
|
总线负载
|
Cb
|
-
|
400
|
-
|
400
|
pF
|
SPI接口时序
说明：
图1～图3中，以下缩略语或字母意义不变：
- MSB:Most Significant Bit
- LSB:Least Significant Bit
- SPI_CK(0):spo=0
- SPI_CK(1):spo=1
SPI接口时钟时序如图1所示。
图 1 SPI_CK时序
SPI主模式下接口时序分别如Figure 2和Figure 3所示。
Figure 2 SPI主模式下接口时序（sph=1）
图 3 SPI主模式下接口时序（sph=0）
SPI接口时序参数如Tabell 1所示。
Tabell 1 SPI接口时序参数
参数
|
符号
|
最小值
|
典型值
|
最大值
|
单位
|
备注
|
|---|
Cycle time, SPI_CK
|
tc
|
spi0/1: 4000/Fsspclk
|
-
|
spi0/1:4000/Fsspclk
|
ns
|
Fsspclk以MHz为单位。
Fsspclk频率值具体请参考本文档“外围设备”章节
|
Pulse duration, SPI_CK high (All Master Modes)
|
tw1
|
-
|
1/2 tc
|
-
|
ns
|
|
Pulse duration. SPI_CK low (All Master Modes)
|
tw2
|
|
1/2 tc
|
-
|
ns
|
|
Setup time, SPI_DI (input) valid before SPI_CK (output)
falling edge
|
tsu1
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Setup time, SPI_DI (input) valid before SPI_CK (output)
rising edge
|
tsu2
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Hold time, SPI_DI (input) valid after SPI_CK (output) falling edge
|
th1
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Hold time, SPI_DI (input) valid after SPI_CK (output) rising edge
|
th2
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Delay time, SPI_CK (output) rising edge to SPI_DO (output) transition
|
td1
|
spi0/1: -10
|
-
|
spi0/1: 10
|
ns
|
|
Delay time, SPI_CK (output) falling edge to SPI_DO (output) transition
|
td2
|
spi0/1: -10
|
-
|
spi0/1: 10
|
ns
|
|
Delay time, SPI_CS_N (output) falling edge to first SPI_CK (output) rising or falling edge
|
td3
|
spi0/1: (1/2 tc)-10
|
-
|
-
|
ns
|
|
Delay time, SPI_CK (output) rising or falling edge to SPI_CS_N (output)
rising edge
|
td4
|
spi0/1: tc-10
|
-
|
-
|
ns
|
|
Setup time, SPI_DI (input) valid before SPI_CK (output) rising edge
|
tsu3
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Setup time, SPI_DI (input) valid before SPI_CK (output) falling edge
|
tsu4
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Hold time, SPI_DI (input) valid after SPI_CK (output) rising edge
|
th3
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Hold time, SPI_DI (input) valid after SPI_CK (output) falling edge
|
th4
|
spi0/1: 10
|
-
|
-
|
ns
|
|
Delay time, SPI_CK (output) falling edge to SPI_DO
(output) transition
|
td5
|
spi0/1: -10
|
-
|
spi0/1: 10
|
ns
|
|
Delay time, SPI_CK (output) rising edge to SPI_DO (output) transition
|
td6
|
spi0/1: -10
|
-
|
spi0/1: 10
|
ns
|
|
Delay time, SPI_CS_N (output) falling edge to first SPI_CK (output) rising or falling edge
|
td7
|
spi0/1: tc-10
|
-
|
-
|
ns
|
|
Delay time, SPI_CK (output) rising or falling edge to SPI_CS_N (output) rising edge
|
td8
|
spi0/1: (1/2 tc)-10
|
-
|
-
|
ns
|
|
MIPI Rx接口时序
MIPI Rx DPHY/Sub-LVDS/LVDS/HiSPI接口时钟时序如图1所示。
图 1 MIPI Rx DPHY/Sub-LVDS/LVDS/HiSPI接口时钟数据时序图
MIPI Rx DPHY/Sub-LVDS/LVDS/HiSPI时序参数如表1所示。
表 1 MIPI Rx DPHY/Sub-LVDS/LVDS/HiSPI时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
FMAX
|
数据率
|
-
|
-
|
1.5G
|
bps
|
Tclk
|
差分时钟周期
|
1.33
|
-
|
-
|
ns
|
Tskew
|
Data to clock skew（小于等于1Gbps）
|
-0.15×UI
|
-
|
0.15×UI
|
ns
|
Data to clock skew（大于1Gbps）
|
-0.2×UI
|
0.2×UI
|
Tsetup
|
差分时钟建立时间（小于等于1Gbps）
|
0.15×UI
|
-
|
-
|
ns
|
差分时钟建立时间（大于1Gbps）
|
0.2×UI
|
|
Thold
|
差分时钟保持时间（小于等于1Gbps）
|
0.15×UI
|
-
|
-
|
ns
|
差分时钟保持时间（大于1Gbps）
|
0.2×UI
|
|
说明：
UI is equal to TPERIOD/2.
SDIO/MMC接口时序
eMMC接口时序
eMMC DS/HS模式CMD/DATA输入/输出方向时序如图1所示。
图 1 eMMC DS/HS模式CMD/DATA输入/输出方向时序图
eMMC DS模式CMD/DATA输入/输出方向时序参数如表1所示。
表 1 eMMC DS模式CMD/DATA输入/输出时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
备注
|
|---|
Clock CLK
|
tpp
|
Cycle time data transfer mode
|
38.5
|
40.4
|
-
|
ns
|
-
|
tWH
|
Clock high time
|
10
|
18
|
-
|
ns
|
-
|
tWL
|
Clock low time
|
10
|
18
|
-
|
ns
|
-
|
Outputs DAT (referenced to CLK)
|
tOSU
|
Output set-up time
|
5
|
18
|
-
|
ns
|
-
|
tOH
|
Output hold time
|
5
|
18
|
-
|
ns
|
-
|
Inputs DAT (referenced to CLK)
|
tISU
|
Input set-up time
|
11.7
|
-
|
-
|
ns
|
-
|
tIH
|
Input hold time
|
8.3
|
-
|
-
|
ns
|
-
|
eMMC HS模式CMD/DATA输入/输出方向时序参数如表2所示。
表 2 eMMC HS模式CMD/DATA输入/输出时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
备注
|
|---|
Clock CLK
|
tpp
|
Cycle time data transfer mode
|
19.2
|
20.2
|
-
|
ns
|
-
|
tWH
|
Clock high time
|
6.5
|
9
|
-
|
ns
|
-
|
tWL
|
Clock low time
|
6.5
|
8
|
-
|
ns
|
-
|
Outputs DAT (referenced to CLK)
|
tOSU
|
Output set-up time
|
5
|
7.2
|
-
|
ns
|
-
|
tOH
|
Output hold time
|
5
|
9
|
-
|
ns
|
-
|
Inputs CMD, DAT (referenced to CLK)
|
tIDLY
|
Input delay time during data transfer
|
-
|
-
|
13.7
|
ns
|
|
tIH
|
Input hold time
|
2.5
|
-
|
-
|
ns
|
|
eMMC HS200模式CMD/DATA输入输出方向时序如图2所示。
图 2 HS200模式的CMD/DATA输入输出方向时序图
eMMC HS200模式CMD/DATA输入/输出方向时序参数如表3所示。
表 3 HS200模式CMD/DATA输入/输出时钟时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
备注
|
|---|
Clock CLK
|
tPERIOD
|
Cycle time data transfer mode
|
6.73
|
6.73
|
-
|
ns
|
-
|
Duty Cycle
|
Clock duty cycle
|
30
|
50
|
70
|
%
|
-
|
Outputs DAT (referenced to CLK)
|
tOSU
|
Output set-up time
|
1.7
|
3.0
|
-
|
ns
|
|
tOH
|
Output hold time
|
1.1
|
1.9
|
-
|
ns
|
|
Inputs CMD, DAT (referenced to CLK)
|
tPH
|
器件输出CMD/DA与接收CLK相位差
|
0
|
-
|
2
|
UI
|
UI是单位标称时间，例如148.5 MHz 时UI=6.73ns。
|
tVW
|
Input valid data window
|
0.575
|
-
|
-
|
UI
|
148.5 MHz时tVW = 3.87ns
|
eMMC HS400模式DATA输出方向时序如图3所示。
图 3 HS400模式DATA输出方向时序图
eMMC HS400模式DATA输出方向时序参数如表4所示。
表 4 HS400模式DATA输出时钟时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
备注
|
|---|
Clock CLK
|
tPERIOD
|
Cycle time data transfer mode
|
6.73
|
6.73
|
-
|
ns
|
-
|
tCKMPW
|
|
2.2
|
3.03
|
-
|
ns
|
-
|
Output DAT (referenced to CLK)
|
tOSUddr
|
Output set-up time
|
0.6
|
-
|
-
|
ns
|
|
tOHddr
|
Output hold time
|
0.6
|
-
|
-
|
ns
|
|
eMMC HS400模式DATA输入方向时序如图4所示。
图 4 HS400模式DATA输入方向时序图
eMMC HS400模式DATA输入方向时序参数如表5所示。
表 5 HS400模式DATA输入时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
|---|
Data Strobe
|
tPERIOD
|
Cycle time data transfer mode
|
6.73
|
-
|
-
|
-
|
tDSDCD
|
Duty cycle distortion
|
0.0
|
-
|
0.2
|
ns
|
tDSMPW
|
Minimum pulse width
|
2.0
|
-
|
-
|
ns
|
Input DAT (referenced to Data Strobe)
|
tRQ
|
Input skew
|
-
|
-
|
0.4
|
ns
|
tRQH
|
Input hold skew
|
-
|
-
|
0.4
|
ns
|
SDIO接口时序
SDIO DS模式CMD/DATA输出方向时序如图1所示，DS模式CMD/DATA输入方向时序如图2所示，HS模式CMD/DATA输出方向时序如图3所示, HS模式CMD/DATA输入方向时序如图4所示。
图 1 SDIO DS模式CMD/DATA输出方向时序图
图 2 SDIO DS模式CMD/DATA输入方向时序图
图 3 SDIO HS模式CMD/DATA输出方向时序图
图 4 SDIO HS模式CMD/DATA输入方向时序图
SDIO DS模式CMD/DATA输入/输出时序参数如表1所示。
表 1 SDIO DS模式输入/输出时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
备注
|
|---|
Clock CLK
|
tCLK
|
Cycle time data transfer mode
|
40
|
40.4
|
-
|
ns
|
-
|
tWH
|
Clock high time
|
10
|
19
|
-
|
ns
|
-
|
tWL
|
Clock low time
|
10
|
19
|
-
|
ns
|
-
|
Outputs CMD/DAT (referenced to CLK)
|
tOSU
|
Output set-up time
|
5
|
18
|
-
|
ns
|
-
|
tOH
|
Output hold time
|
5
|
18
|
-
|
ns
|
-
|
Inputs CMD/DAT (referenced to CLK)
|
tIDLY
|
Input Delay time during Data Transfer Mode
|
0
|
-
|
14
|
ns
|
-
|
tIDLY
|
Input Delay time during Identification Mode
|
0
|
-
|
50
|
ns
|
-
|
SDIO HS模式CMD/DATA输入/输出方向时序参数如表2所示。
表 2 SDIO HS模式CMD/DATA输入/输出时序参数表
符号
|
参数
|
最小值
|
典型值
|
最大值
|
单位
|
备注
|
|---|
Clock CLK
|
tCLK
|
Cycle time data transfer mode
|
20
|
20.2
|
-
|
ns
|
-
|
tWH
|
Clock high time
|
7
|
7.89
|
-
|
ns
|
-
|
tWL
|
Clock low time
|
7
|
7.89
|
-
|
ns
|
-
|
Outputs CMD/DAT (referenced to CLK)
|
tOSU
|
Output set-up time
|
6
|
8
|
-
|
ns
|
-
|
tOH
|
Output hold time
|
2
|
9
|
-
|
ns
|
-
|
Inputs CMD/DAT (referenced to CLK)
|
tIDLY
|
Input Delay time during Data Transfer Mode
|
-
|
-
|
14
|
ns
|
-
|
tIH
|
Input Hold time
|
2.5
|
-
|
-
|
ns
|
-
|