跳转至
项目
版本
全文检索

视频接口

VI

概述

视频输入单元VI（Video Input），可以通过MIPI Rx（包含MIPI、LVDS、HiSPI）接口、BT.656/601和DC（Digital Camera）接收视频数据，存入指定的内存区域。VI内嵌ISP图像处理单元，可以直接对接外部原始数据（BAYER RGB数据），VI的功能框图如图1所示。

VI分成两个物理子模块：捕获子模块VICAP和处理子模块VIPROC。其中：

  • VICAP完成单路视频输入的数据捕获功能，并将捕获的数据存放到DDR或者在线送给VIPROC。VIPROC用以支持离线模式（从DDR读取数据）或者在线模式（从VICAP接收在线）视频数据处理。
  • VIPROC支持将处理数据写到DDR或者直接在线送给VPSS。

图 1 VI功能框图

特点

VICAP子模块有以下特点：

说明：

VICAP工作时钟请参见“3.2.5 CRG寄存器”章节。

  • 输入最大宽度为3840，最大分辨率为3840×2160，其中：

    Hi3516CV610-10B为2880×1620

  • 最大支持2路sensor数据输入。

    • 接口0最大支持3840x2160@20fps/3200x1800@30fps的2F-WDR RAW输入
    • 接口1最大支持3840x2160@20fps/3200x1800@30fps的RAW输入

  • 输入支持最大数据位宽为14bit

  • 支持逐行输入模式
  • 支持BT.656、BT.601和DC接口
  • 支持MIPI、LVDS、HiSPI接口

  • 支持MIPI接口输入YUV格式

    Semi-planar YUV422/Semi-planar YUV420格式

  • 支持flash trigger

  • 支持shutter trigger
  • 支持sensor主模式和从模式
  • 支持RAW数据压缩
  • 支持在线输出图像数据到VIPROC

  • 支持离线输出图像数据到DDR

    • 支持2个输出通道
    • CH0只支持RAW格式写出
    • CH1支持RAW和YUV格式写出

  • 离线输出数据格式支持：

    • Semi-planar YUV422/Semi-planar YUV420/单分量
    • RAW模式

VIPROC子模块有以下特点：

  • 支持在线模式（数据来自VICAP在线传输）
  • 支持离线模式处理（数据来自DDR）
  • 最大处理性能为3840x2160@20fps/3200x1800@30fps（WDR合成后）
  • 内嵌ISP处理功能
  • 支持一个通道的视频输出
  • 支持输出图像数据到DDR
  • 输出数据格式支持：
    • Semi-planar YUV422/Semi-planar YUV420/单分量
    • RAW模式

模式功能描述

典型应用

VI是一个支持多种时序输入的视频输入采集处理单元，系统可以配置不同的功能模式，使之可以灵活地适应不同的输入视频接口。

VI模块最多可以支持2路视频输入信号。

VI的典型输入有以下几种。

  • 1路3840 x 2160@20fps 2F-WDR输入
  • 1路3200 x 1800@30fps 2F-WDR输入
  • 2路3840 x 2160@20fps RAW输入
  • 2路3200 x 1800@30fps RAW输入
  • 1路3200 x 1800@30fps RAW输入+1路2M(1920x1080)@30fps YUV输入

功能原理

BT.656接口时序

VICAP支持以BT.656时序格式输入的逐行YUV422数据。

  • 水平时序

    在ITU-R BT.656协议中，同步信号集成在数据流中，在数据流中的特殊字节SAV和EAV分别表示有效行数据的开始和结束。在视频数据流中，由FF 00 00（FF、00为图像编码数据的保留值，为非图像数据）构成的定时基准码字的码头来标志紧接着的一个字节为SAV或者EAV，ITU-R BT. 656的行数据流格式如表1所示。

    表 1 ITU-R BT.656 YUV4:2:2行数据格式

    定时基准码

    行消隐区

    定时基准码

    720有效像素YUV4:2:2

    FF

    00

    00

    EAV

    80

    10

    …

    80

    10

    FF

    00

    00

    SAV

    U0

    Y0

    V0

    Y1

    …

    V718

    Y719

    SAV和EAV的相互区别由SAV/EAV的特殊比特位“H”区分，SAV/EAV还包含了垂直消隐位“V”和场指示位“F”。SAV/EAV的具体描述见表2所示。

    表 2 SAV/EAV格式

    bit[7]

    bit6

    bit5

    bit4

    bit3:0

    固定值1

    场指示位

    1st field：F=0

    2nd field：F=1

    垂直消隐位

    VBI：V=1

    Active video：V=0

    SAV：H=0

    EAV：H=1

    校验位

  • 垂直时序

    垂直时序也是通过定时基准码SAV/EAV的 “V”来实现，典型的720行的行视频系统垂直时序如图1所示。

    图 1 720行视频系统垂直时序

    注：VICAP内部只根据SAV/EAV来识别垂直时序，不会限制具体在哪一行。

BT.601接口时序

VICAP支持以BT.601时序输入的YUV422逐行数据。

  • 水平时序

    水平脉冲表示新的一行开始如图1所示。经过hoff（可配，NTSC525行系统该值为244，PAL625行系统该值为264个时钟）后，行前消隐区结束，进入行有效数据区，经过act_width（可配，典型值为720或704）个时钟后行有效区域结束，进入行后消隐区。水平同步极性可配。

    图 1 ITU-R BT.601水平时序图

  • 垂直时序

    ITU-R BT.601建议：信号VSYNC作为垂直同步信号。VSYNC的脉冲标志帧的开始，VICAP支持以下2种垂直同步方法。

    VICAP在NTSC制式（525行）和PAL制式（625行）的垂直时序关系图如图2和图3所示，其中VI_HSYNC_VD为水平同步脉冲，VI_VSYNC_FIELD在VSYNC=1时为垂直同步脉冲；在VSYNC=0时为场同步信号。

    图 2 NTSC制式垂直同步时序图

    在NTSC隔行扫描制式下，第1场的垂直同步信号在第4行的起始位置变为低电平，持续3行低电平后，在第7行的起始位置变为高电平。VICAP接收从第22行开始到第261行结束的240行数据。第2场的垂直同步信号在第266行的中间位置变为低电平，持续3行低电平后，在第269行中间位置变为高电平。VICAP接收从第285行开始第524行结束的240行数据。

    图 3 PAL制式垂直同步时序图

    在PAL隔行扫描制式下，第1场的垂直同步信号在第1行起始位置变为低电平，持续2.5行低电平后，在第3行的中间位置变为高电平。VICAP接收从第24行开始到第310行结束的288行数据。第2场的垂直同步信号在第313行的中间位置变为低电平，持续2.5行低电平后，在第316行的起始位置变为高电平。VICAP接收从第336行开始到第623行结束的288行数据。

    上面两种为典型的BT.601垂直时序，VICAP内部支持场开始到场有效行开始之间的行数可配，场有效行的行数可配，垂直同步的极性可配。

数字摄像头（DC）接口时序

  • 水平时序

    VICAP接数字摄像头时，VI_HSYNC_VD表示数据有效信号，数据有效信号极性可配，水平时序如图1所示。

    图 1 数字摄像头水平时序

  • 垂直时序

    VICAP支持两种垂直时序脉冲方式和行有效方式，如图2和图3所示。垂直同步极性可配。

    图 2 数字摄像头垂直时序脉冲方式

    图 3 数字摄像头垂直时序行有效方式

    对于VICAP内部处理来说，这两种时序相同，VICAP内部检测到一个上升沿或下降沿，这认为是一帧的开始，然后检测数据有效信号，来判断当前数据是否有效。

图像CROP

有效视频范围如图1所示。开始于水平消隐和垂直消隐之后。而实际显示的视图区域常包含在有效视频范围之内。

图 1 有效图像区域与水平垂直消隐关系图

图像存储模式

图像存储模式包括：

  1. YUV数据存储

    • semi-planar YUV存储。

      系统设定了视图区域后，对读入数据按照semi-planar方式存储，即亮度分量和色度分量分别存储在DDR中的亮度存储空间和色度存储空间。

    • 在1行内，亮度、色度分量各自连续存储。

    • 连续2行之间的存储，可以通过系统定义的行首与行首之间的存储间隔参数stride定义。
    • 亮度和色度分量在DDR中的存储位置由起始地址base_addr来指示。VI捕获的YUV4:2:2数据的存储结构如图1所示。

    图 1 YUV4:2:2的存储模式

  2. RAW数据存储

    • 按单分量方式存储。
    • 1行内，RAW数据连续存储。
    • 连续2行之间的存储，可以通过系统定义的行首与行首之间的存储间隔参数stride定义。
    • DDR中的存储位置由起始地址base_addr来指示。

    VI捕获的RAW数据的存储结构如图2所示。

    图 2 RAW DATA的存储模式

    在DDR中，数据的存储是以word（32bit）为单位。由4个8bit像素组成一个32bit的word。如图3。

    图 3 little endian图像存储模式

    VICAP支持little endian方式存储数据到DDR，存储地址为8byte对齐。

工作方式

VICAP的reg_newer功能

  • 在软件使能VICAP通道之前，软件应该完成以下操作：

    • 完成对VICAP的属性寄存器的配置操作。
    • 写reg_newer位为“1”，通知VICAP模块当前的寄存器已经准备就绪。

  • 使能VICAP后，VICAP逻辑开始工作，当一帧到来的时候，则有：

    • 如果reg_newer为0，则VICAP将不会接收数据，置硬件状态为SNOOZE（以下各硬件状态为图1所用），等待下一帧的数据的到来。
    • 如果reg_newer为1，则开始接收数据，同时给出寄存器更新中断(reg_update_int)，并设置硬件状态为busy。

  • 当接收完毕当前数据后，清除硬件busy状态。等到下一帧到来的时候，则：

    • 如果reg_newer为0，则放弃下一帧数据的接收。
    • 如果reg_newer为1，则可以紧接着前一次数据继续接收下一帧的数据。

在线模式硬件工作流程

VICAP的硬件工作流程如图1所示。

图 1 VICAP的硬件工作流程

在VICAP工作时，每接收完一帧数据，在下一帧的到来时，VICAP将检测reg_newer位。如果reg_newer位为1（表示软件已经更新或者确认VICAP的寄存器），VICAP将自动load软件所配置的寄存器值到工作寄存器（工作寄存器软件不可访问），然后将reg_newer位清0，并开始接收下一帧数据。否则，只有等到reg_newer为1且新的一帧到来时开始接收数据。

在线模式软件配置流程

在中断方式下，软件的操作流程如图1所示。

图 1 软件操作流程

VIPROC离线模式硬件工作流程

VIPROC子模块支持离线模式，以时分复用的方式处理多路数据。如图1所示。

图 1 VIPROC离线硬件工作流程

VIPROC离线模式软件配置流程

软件配置流程如图1所示。

图 1 VIPROC离线模式软件工作流程

VICAP寄存器概览

各模块的寄存器偏移地址中变量的取值范围和含义如表1所示。

表 1 各模块的寄存器偏移地址变量表

变量名称

取值范围

描述

CH_N

0～1

VICAP模块的2个输出CH通道

PT_N

0～1

VICAP模块的2个输入通道

VICAP寄存器概览如表2所示。

表 2 VICAP寄存器概览（基址是0x1740_0000）

偏移地址

名称

描述

0x0000

WK_MODE

全局工作配置寄存器

0x0010

AXI_CFG

总线配置寄存器

0x0054

CMUX_ID_CFG

CMUX帧ID选择寄存器

0x0058

ISP_MODE

ISP模式选择寄存器

0x00E0

VICAP_INT1

中断指示寄存器

0x00E4

VICAP_INT1_STATE

中断状态指示寄存器

0x00E8

VICAP_INT1_MASK

中断MASK配置寄存器

0x00F0

VICAP_INT0

中断指示寄存器

0x00F4

VICAP_INT0_STATE

中断状态寄存器

0x00F8

VICAP_INT0_MASK

中断MASK配置寄存器

0x0200

ONLINE0_CFG

在线通道0控制寄存器

0x02AC

ONLINE0_SIZE

ONLINE0输出有效区大小寄存器

0x030c

VICAP_AFIFO0_SIZE

VICAP_AFIFO大小配置寄存器

0x0fe4

VICAP_AXI0_WR_ERROR

AXI0 写错误状态寄存器

0x0ff0

VICAP_DBG_INT

系统异常中断状态寄存器

0x0ff8

VICAP_DBG_INT_MASK

系统异常状态屏蔽寄存器

0x1000＋PT_N×0x100

PT_INTF_MOD

接口模式寄存器

0x1010＋PT_N×0x100

PT_OFFSET0

0分量offset寄存器

0x1014＋PT_N×0x100

PT_OFFSET1

1分量offset寄存器

0x1018＋PT_N×0x100

PT_OFFSET2

2分量offset寄存器

0x1020＋PT_N×0x100

PT_BT656_CFG

BT656配置寄存器

0x1038＋PT_N×0x100

PT_UNIFY_TIMING_CFG

时序配置寄存器

0x103C＋PT_N×0x100

PT_GEN_TIMING_CFG

时序恢复模块配置寄存器

0x1040＋PT_N×0x100

PT_UNIFY_DATA_CFG

数据配置寄存器

0x1044＋PT_N×0x100

PT_GEN_DATA_CFG

数据产生模块配置寄存器

0x1048＋PT_N×0x100

PT_GEN_DATA_COEF

数据产生模块系数寄存器

0x104C＋PT_N×0x100

PT_GEN_DATA_INIT

数据产生初始值配置寄存器

0x1050＋PT_N×0x100

PT_YUV444_CFG

YUV444配置寄存器

0x1060＋PT_N×0x100

PT_FSTART_DLY

端口fstart中断延时寄存器

0x1064＋PT_N×0x100

PT_FSTART_H_DLY

端口fstart中断行延时寄存器

0x1080＋PT_N×0x100

PT_INTF_HFB

水平前消隐区宽度寄存器

0x1084＋PT_N×0x100

PT_INTF_HACT

水平有效区宽度寄存器

0x1088＋PT_N×0x100

PT_INTF_HBB

水平后消隐区宽度寄存器

0x108C＋PT_N×0x100

PT_INTF_VFB

垂直前消隐区宽度寄存器

0x1090＋PT_N×0x100

PT_INTF_VACT

垂直有效区宽度寄存器

0x1094＋PT_N×0x100

PT_INTF_VBB

垂直后消隐区宽度寄存器

0x1098＋PT_N×0x100

PT_INTF_VBFB

垂直底场前消隐区宽度寄存器

0x109C＋PT_N×0x100

PT_INTF_VBACT

垂直底场有效区宽度寄存器

0x10A0＋PT_N×0x100

PT_INTF_VBBB

垂直底场后消隐区宽度寄存器

0x10A4＋PT_N×0x100

PT_ID_CFG

ID配置寄存器

0x10E0＋PT_N×0x100

PT_STATUS

端口状态寄存器

0x10E4＋PT_N×0x100

PT_BT656_STATUS

BT.656状态寄存器

0x10EC＋PT_N×0x100

PT_SIZE

输入图像有效区大小指示寄存器

0x10F0＋PT_N×0x100

PT_INT

端口中断指示寄存器

0x10F8＋PT_N×0x100

PT_INT_MASK

端口中断屏蔽寄存器

0x10000＋CH_N×0x1000

CH_CTRL

通道控制寄存器

0x10004＋CH_N×0x1000

CH_REG_NEWER

采集控制寄存器

0x10034＋CH_N×0x1000

CH_DLY_CFG

通道输入图像起始中断延迟配置寄存器

0x10038＋CH_N×0x1000

CH_FRM_CNT

延时中断锁存帧号寄存器

0x10040＋CH_N×0x1000

CH_CROP_CFG

通道CROP使能寄存器

0x10044＋CH_N×0x1000

CH_CROP0_START

通道0区域 CROP起始位置寄存器

0x10048＋CH_N×0x1000

CH_CROP0_SIZE

通道0区域 CROP大小置寄存器

0x10050＋CH_N×0x1000

CH_SKIP_Y_CFG

通道Y SKIP配置寄存器

0x10058＋CH_N×0x1000

CH_SKIP_C_CFG

通道C SKIP配置寄存器

0x10080＋CH_N×0x1000

CH_WCH_Y_CFG

Y分量配置寄存器

0x10084＋CH_N×0x1000

CH_WCH_Y_SIZE

Y分量存储大小寄存器

0x10088＋CH_N×0x1000

CH_WCH_Y_OFFSET

Y分量offset配置寄存器

0x10094＋CH_N×0x1000

CH_WCH_Y_FADDR_L

Y分量存储基地址低32bit寄存器

0x100A0＋CH_N×0x1000

CH_WCH_Y_STRIDE

Y分量行偏移寄存器

0x100B0＋CH_N×0x1000

CH_WCH_C_CFG

C分量配置寄存器

0x100B4＋CH_N×0x1000

CH_WCH_C_SIZE

WC分量存储大小寄存器

0x100C4＋CH_N×0x1000

CH_WCH_C_FADDR_L

C分量存储基地址低32bit寄存器

0x100CC＋CH_N×0x1000

CH_WCH_TUNL_HADDR_L

低延时信息基地址低32bit寄存器

0x100D0＋CH_N×0x1000

CH_WCH_C_STRIDE

C分量行偏移寄存器

0x100E8＋CH_N×0x1000

CH_Y_ACT_SIZE

亮度通道输出图像有效区宽高指示寄存器

0x100EC＋CH_N×0x1000

CH_C_ACT_SIZE

色度通道输出图像有效区宽高指示寄存器

0x100F0＋CH_N×0x1000

CH_INT

通道原始中断寄存器

0x100F8＋CH_N×0x1000

CH_INT_MASK

通道中断屏蔽寄存器

0x10208＋CH_N×0x1000

CH_WCH_STT_AE_HIST_ADDR_L

ISP AE_HIST统计信息存储基地址低32bit寄存器

0x10210＋CH_N×0x1000

CH_WCH_STT_AE_AVER_R_GR_ADDR_L

ISP AE_AVER_R_GR统计信息存储基地址低32bit寄存器

0x10218＋CH_N×0x1000

CH_WCH_STT_AE_AVER_GB_B_ADDR_L

ISP AE_AVER_GB_B统计信息存储基地址低32bit寄存器

VICAP寄存器描述

WK_MODE

WK_MODE为全局工作配置寄存器。

Offset Address: 0x0000 Total Reset Value: 0x0000_0003

Bits

Access

Name

Description

Reset

[31:2]

-

reserved

保留。

0x00000000

[1]

-

reserved

保留。

0x1

[0]

RW

power_mode

低功耗模式。

0：低功耗关闭；

1：低功耗打开。

0x1

AXI_CFG

AXI_CFG为总线配置寄存器。

Offset Address: 0x0010 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:12]

-

reserved

保留。

0x00000

[11:8]

RW

r_outstanding

读请求outstanding个数。

outstanding的取值范围为[0, 15]。

0x0

[7:4]

RW

w_outstanding

写请求outstanding个数。

outstanding的取值范围为[0, 7]。

0x0

[3:0]

-

reserved

保留。

0x0

CMUX_ID_CFG

CMUX_ID_CFG为CMUX帧ID选择寄存器。

Offset Address: 0x0054 Total Reset Value: 0x0000_00FF

Bits

Access

Name

Description

Reset

[31:8]

-

reserved

保留。

0x000000

[7:4]

RW

chn1_id

chn1 ID选择寄存器。

0：过滤该ID的数据；

1：接收该ID的数据。

bit[0]：通道接收ID为0的数据使能；

bit[1]：通道接收ID为1的数据使能；

bit[2]：通道接收ID为2的数据使能；

bit[3]：通道接收ID为3的数据使能。

0xF

[3:0]

RW

chn0_id

chn0 ID选择寄存器。

0：过滤该ID的数据；

1：接收该ID的数据。

bit[0]：通道接收ID为0的数据使能；

bit[1]：通道接收ID为1的数据使能；

bit[2]：通道接收ID为2的数据使能；

bit[3]：通道接收ID为3的数据使能。

0xF

ISP_MODE

ISP_MODE为ISP模式选择寄存器。

Offset Address: 0x0058 Total Reset Value: 0x0300_0000

Bits

Access

Name

Description

Reset

[31:26]

-

reserved

保留。

0x00

[25]

RW

isp1_clk_en

isp1 门控开关寄存器。

0：关；

1：开。

0x1

[24]

RW

isp0_clk_en

isp0 门控开关寄存器。

0：关；

1：开。

0x1

[23:18]

-

reserved

保留。

0x00

[17]

RW

isp1_in_yuv_mode

isp1 模式选择配置寄存器。

0：输入RAW；

1：输入YUV。

0x0

[16]

RW

isp0_in_yuv_mode

isp0 模式选择配置寄存器。

0：输入RAW；

1：输入YUV。

0x0

[15:2]

-

reserved

保留。

0x0000

[1]

RW

isp1_mode

isp1 模式选择配置寄存器。

0：数据经过ISP处理；

1：BYPASS ISP。

0x0

[0]

RW

isp0_mode

isp0 模式选择配置寄存器。

0：数据经过ISP处理；

1：BYPASS ISP。

0x0

VICAP_INT1

VICAP_INT1为中断指示寄存器。

Offset Address: 0x00E0 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:27]

-

reserved

保留。

0x00

[26]

RO

int1_dbg

系统总线异常中断指示。

0：无中断；

1：有中断。

0x0

[25]

-

reserved

保留。

0x0

[24]

RO

int1_src0

SRC0中断指示。

0：无中断；

1：有中断。

0x0

[23:18]

-

reserved

保留。

0x00

[17]

RO

int1_isp1

ISP1中断指示。

0：无中断；

1：有中断。

0x0

[16]

RO

int1_isp0

ISP0中断指示。

0：无中断；

1：有中断。

0x0

[15:10]

-

reserved

保留。

0x00

[9]

RO

int1_ch1

通道1中断指示。

0：无中断；

1：有中断。

0x0

[8]

RO

int1_ch0

通道0中断指示。

0：无中断；

1：有中断。

0x0

[7:2]

-

reserved

保留。

0x00

[1]

RO

int1_pt1

端口1中断指示。

0：无中断；

1：有中断。

0x0

[0]

RO

int1_pt0

端口0中断指示。

0：无中断；

1：有中断。

0x0

VICAP_INT1_STATE

VICAP_INT1_STATE为中断状态指示寄存器。

Offset Address: 0x00E4 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:27]

-

reserved

保留。

0x00

[26]

RO

int1_state_dbg

系统总线异常中断指示。

0：无中断；

1：有中断。

0x0

[25]

-

reserved

保留。

0x0

[24]

RO

int1_state_src0

SRC0中断指示。

0：无中断；

1：有中断。

0x0

[23:18]

-

reserved

保留。

0x00

[17]

RO

int1_state_isp1

ISP1中断指示。

0：无中断；

1：有中断。

0x0

[16]

RO

int1_state_isp0

ISP0中断指示。

0：无中断；

1：有中断。

0x0

[15:10]

-

reserved

保留。

0x00

[9]

RO

int1_state_ch1

通道1中断指示。

0：无中断；

1：有中断。

0x0

[8]

RO

int1_state_ch0

通道0中断指示。

0：无中断；

1：有中断。

0x0

[7:2]

-

reserved

保留。

0x00

[1]

RO

int1_state_pt1

端口1中断指示。

0：无中断；

1：有中断。

0x0

[0]

RO

int1_state_pt0

端口0中断指示。

0：无中断；

1：有中断。

0x0

VICAP_INT1_MASK

VICAP_INT1_MASK为中断MASK配置寄存器。

Offset Address: 0x00E8 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:27]

-

reserved

保留。

0x00

[26]

RW

mask1_dbg

系统总线异常中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[25]

-

reserved

保留。

0x0

[24]

RW

mask1_src0

SRC0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[23:18]

-

reserved

保留。

0x00

[17]

RW

mask1_isp1

ISP1中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[16]

RW

mask1_isp0

ISP0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[15:10]

-

reserved

保留。

0x00

[9]

RW

mask1_ch1

通道1中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[8]

RW

mask1_ch0

通道0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[7:2]

-

reserved

保留。

0x00

[1]

RW

mask1_pt1

端口1中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

mask1_pt0

端口0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

VICAP_INT0

VICAP_INT0为中断指示寄存器。

Offset Address: 0x00F0 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:27]

-

reserved

保留。

0x00

[26]

RO

int0_dbg

系统总线异常中断指示。

0：无中断；

1：有中断。

0x0

[25]

-

reserved

保留。

0x0

[24]

RO

int0_src0

SRC0中断指示。

0：无中断；

1：有中断。

0x0

[23:18]

-

reserved

保留。

0x00

[17]

RO

int0_isp1

ISP1中断指示。

0：无中断；

1：有中断。

0x0

[16]

RO

int0_isp0

ISP0中断指示。

0：无中断；

1：有中断。

0x0

[15:10]

-

reserved

保留。

0x00

[9]

RO

int0_ch1

通道1中断指示。

0：无中断；

1：有中断。

0x0

[8]

RO

int0_ch0

通道0中断指示。

0：无中断；

1：有中断。

0x0

[7:2]

-

reserved

保留。

0x00

[1]

RO

int0_pt1

端口1中断指示。

0：无中断；

1：有中断。

0x0

[0]

RO

int0_pt0

端口0中断指示。

0：无中断；

1：有中断。

0x0

VICAP_INT0_STATE

VICAP_INT0_STATE为中断状态寄存器。

Offset Address: 0x00F4 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:27]

-

reserved

保留。

0x00

[26]

RO

int0_state_dbg

系统总线异常中断指示。

0：无中断；

1：有中断。

0x0

[25]

-

reserved

保留。

0x0

[24]

RO

int0_state_src0

SRC0中断指示。

0：无中断；

1：有中断。

0x0

[23:18]

-

reserved

保留。

0x00

[17]

RO

int0_state_isp1

ISP1中断指示。

0：无中断；

1：有中断。

0x0

[16]

RO

int0_state_isp0

ISP0中断指示。

0：无中断；

1：有中断。

0x0

[15:10]

-

reserved

保留。

0x00

[9]

RO

int0_state_ch1

通道1中断指示。

0：无中断；

1：有中断。

0x0

[8]

RO

int0_state_ch0

通道0中断指示。

0：无中断；

1：有中断。

0x0

[7:2]

-

reserved

保留。

0x00

[1]

RO

int0_state_pt1

端口1中断指示。

0：无中断；

1：有中断。

0x0

[0]

RO

int0_state_pt0

端口0中断指示。

0：无中断；

1：有中断。

0x0

VICAP_INT0_MASK

VICAP_INT0_MASK为中断MASK配置寄存器。

Offset Address: 0x00F8 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:27]

-

reserved

保留。

0x00

[26]

RW

mask0_dbg

系统总线异常中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[25]

-

reserved

保留。

0x0

[24]

RW

mask0_src0

SRC0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[23:18]

-

reserved

保留。

0x00

[17]

RW

mask0_isp1

ISP1中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[16]

RW

mask0_isp0

ISP0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[15:10]

-

reserved

保留。

0x00

[9]

RW

mask0_ch1

通道1中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[8]

RW

mask0_ch0

通道0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[7:2]

-

reserved

保留。

0x00

[1]

RW

mask0_pt1

端口1中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

mask0_pt0

端口0中断使能。

0：屏蔽中断；

1：使能中断。

0x0

ONLINE0_CFG

ONLINE0_CFG为在线通道0控制寄存器。

Offset Address: 0x0200 Total Reset Value: 0x0000_0003

Bits

Access

Name

Description

Reset

[31]

RW

online0_en

在线输出使能

0：关闭；

1：开启。

0x0

[30:2]

-

reserved

保留。

0x00000000

[1]

RW

online0_vsync_mode

vsync是否进行延时处理。

0：不处理；

1：处理。

0x1

[0]

RW

online0_hsync_mode

hsync是否进行延时处理。

0：不处理；

1：处理。

0x1

ONLINE0_SIZE

ONLINE0_SIZE为ONLINE0输出有效区大小寄存器。

Offset Address: 0x02AC Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

online0_height

图像有效区高度。

0x0000

[15:0]

RO

online0_width

图像有效区宽度。

0x0000

VICAP_AFIFO0_SIZE

VICAP_AFIFO0_SIZE为VICAP_AFIFO大小配置寄存器。

Offset Address: 0x030c Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

afifo0_height

获取图像高度(以像素为单位)，配置值为实际值减1。

0x0000

[15:0]

RW

afifo0_width

获取图像的宽度(以像素为单位)，配置值为实际值减1。

0x0000

VICAP_AXI0_WR_ERROR

VICAP_AXI0_WR_ERROR为AXI0 写错误状态寄存器。

Offset Address: 0x0fe4 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:29]

-

reserved

保留。

0x0

[28]

WC

ch1_tunl_bus_err

CH1 TUNL通道非法访问错误，写1清0。

0x0

[27]

WC

ch0_tunl_bus_err

CH0 TUNL通道非法访问错误，写1清0。

0x0

[26:24]

-

reserved

保留。

0x0

[23]

WC

isp1_stt_bus_err

ISP1 STT通道非法访问错误，写1清0。

0x0

[22]

WC

isp0_stt_bus_err

ISP0 STT通道非法访问错误，写1清0。

0x0

[21:4]

-

reserved

保留。

0x00000

[3]

WC

ch1_c_bus_err

CH1_C通道非法访问错误，写1清0。

0x0

[2]

WC

ch1_y_bus_err

CH1_Y通道非法访问错误，写1清0。

0x0

[1]

WC

ch0_c_bus_err

CH0_C通道非法访问错误，写1清0。

0x0

[0]

WC

ch0_y_bus_err

CH0_Y通道非法访问错误，写1清0。

0x0

VICAP_DBG_INT

VICAP_DBG_INT为系统异常中断状态寄存器。

Offset Address: 0x0ff0 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:2]

-

reserved

保留。

0x00000000

[1]

WC

apb_bus_err

APB非法访问错误中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[0]

WC

axi_bus_err

AXI非法访问错误中断状态，写1清零。

0：无中断；

1：有中断。

0x0

VICAP_DBG_INT_MASK

VICAP_DBG_INT_MASK为系统异常状态屏蔽寄存器。

Offset Address: 0x0ff8 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:2]

-

reserved

保留。

0x00000000

[1]

RW

apb_bus_err_mask

APB非法访问错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

axi_bus_err_mask

AXI非法访问错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

PT_INTF_MOD

PT_INTF_MOD为接口模式寄存器。

Offset Address: 0x1000＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31]

RW

pt_enable

0x1000～0x10FF：PT0寄存器地址空间。

0x1100～0x11FF：PT1寄存器地址空间。

端口使能。

0：关闭；

1：使能。

0x0

[30:1]

-

reserved

保留。

0x00000000

[0]

RW

pt_mode

时序模式配置。

0：外同步；

1：内同步。

0x0

PT_OFFSET0

PT_OFFSET0为0分量offset寄存器。

Offset Address: 0x1010＋PT_N×0x100 Total Reset Value: 0xFFF0_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

offset0_mask

0分量mask。

0xFFF0

[15]

RW

offset0_rev

数据线是否反转。

0：不反转；

1：反转。

0x0

[14:6]

-

reserved

保留。

0x000

[5:0]

RW

offset0

0分量偏移。

0x00

PT_OFFSET1

PT_OFFSET1为1分量offset寄存器。

Offset Address: 0x1014＋PT_N×0x100 Total Reset Value: 0xFFF0_0010

Bits

Access

Name

Description

Reset

[31:16]

RW

offset1_mask

1分量mask。

0xFFF0

[15]

RW

offset1_rev

数据线是否反转。

0：不反转；

1：反转。

0x0

[14:6]

-

reserved

保留。

0x000

[5:0]

RW

offset1

1分量偏移。

0x10

PT_OFFSET2

PT_OFFSET2为2分量offset寄存器。

Offset Address: 0x1018＋PT_N×0x100 Total Reset Value: 0xFFF0_0020

Bits

Access

Name

Description

Reset

[31:16]

RW

offset2_mask

2分量mask。

0xFFF0

[15]

RW

offset2_rev

数据线是否反转。

0：不反转；

1：反转。

0x0

[14:6]

-

reserved

保留。

0x000

[5:0]

RW

offset2

2分量偏移。

0x20

PT_BT656_CFG

PT_BT656_CFG为BT.656配置寄存器。

Offset Address: 0x1020＋PT_N×0x100 Total Reset Value: 0x0000_0303

Bits

Access

Name

Description

Reset

[31]

RW

bt656_enable

BT.656使能寄存器。

0：关闭；

1：使能。

0x0

[30:11]

-

reserved

保留。

0x00000

[10]

RW

bt656_field_inv

Field反向控制。

0：不反向；

1：反向。

0x0

[9]

RW

bt656_vsync_inv

VS反向控制。

0：不反向；

1：反向。

0x1

[8]

RW

bt656_hsync_inv

HS反向控制。

0：不反向；

1：反向。

0x1

[7:4]

-

reserved

保留。

0x0

[3:0]

RW

bt656_mode

模式选择寄存器。

bt656_mode[0]

0：hsync不作为有效信号；

1：hsync作为有效信号。

bt656_mode[1]

0：hsync输出低有效；

1：hsync输出高有效。

bt656_mode[3:2]

00：解析0分量；

01：解析1分量；

10：解析2分量；

11：保留。

0x3

PT_UNIFY_TIMING_CFG

PT_UNIFY_TIMING_CFG为时序配置寄存器。

Offset Address: 0x1038＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:27]

-

reserved

保留。

0x00

[26]

RW

unify_field_inv

field是否反相(field 第1级处理)。

0：不反相；

1：反相。

0x0

[25:24]

RW

unify_field_sel

field来源选择 (field 第0级处理)。

00：输入field；

01：输入vsync；

10：根据vsync和hsync的关系检测；

11：恒为0。

0x0

[23:21]

-

reserved

保留。

0x0

[20:19]

RW

unify_vsync_mode

vsync处理模式(vsync 第2级处理)。

00：不处理；

01：取上升沿；

10：取上升沿和下降沿；

11：保留。

0x0

[18]

RW

unify_vsync_inv

vsync是否反相(vsync 第1级处理)。

0：不反相；

1：反相。

0x0

[17:16]

RW

unify_vsync_sel

vsync来源选择 (vsync 第0级处理)

00：输入vsync；

01：输入field；

10：恒为0；

11：保留。

0x0

[15]

-

reserved

保留。

0x0

[14:13]

RW

unify_hsync_mode

hsync处理模式(hsync 第3级处理)。

0：不处理；

1：取上升沿。

0x0

[12:11]

RW

unify_hsync_and

hsync是否与vsync第1级处理的结果进行运算(hsync 第2级处理)。

00：不处理；

01：相与；

10：异或；

11：保留。

0x0

[10]

RW

unify_hsync_inv

hsync是否反相(hsync 第1级处理)。

0：不反相；

1：反相。

0x0

[9:8]

RW

unify_hsync_sel

hsync来源选择 (hsync 第0级处理)。

00：输入hsync；

01：输入de；

10：恒为0；

11：保留。

0x0

[7:3]

-

reserved

保留。

0x00

[2]

RW

unify_de_inv

de是否反相 (de 第1级处理)。

0：不反相；

1：反相。

0x0

[1:0]

RW

unify_de_sel

de来源选择 (de 第0级处理)。

00：输入de；

01：hsync第2级处理的结果；

10：恒为1；

11：恒为0。

0x0

PT_GEN_TIMING_CFG

PT_GEN_TIMING_CFG为时序恢复模块配置寄存器。

Offset Address: 0x103C＋PT_N×0x100 Total Reset Value: 0x4000_0006

Bits

Access

Name

Description

Reset

[31]

RW

gen_enable

时序恢复使能，根据时序参数恢复时序。

0：关闭；

1：使能。

0x0

[30]

RW

gen_mode

时序恢复模式，根据时序参数恢复时序。

0：依赖PT输入的Valid信号来产生时序；

1：内部自动计算产生时序。

0x1

[29:3]

-

reserved

保留。

0x0000000

[2]

RW

gen_vsync_mode

是否恢复vsync。

0：不恢复；

1：恢复。

0x1

[1]

RW

gen_hsync_mode

是否恢复hsync。

0：不恢复；

1：恢复。

0x1

[0]

-

reserved

保留。

0x0

PT_UNIFY_DATA_CFG

PT_UNIFY_DATA_CFG为数据配置寄存器。

Offset Address: 0x1040＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31]

RW

unify_data_enable

数据分离使能。

0：关闭；

1：使能。

0x0

[30:4]

-

reserved

保留。

0x0000000

[3]

RW

unify_data_uv_seq

CbCr顺序。

0：CbCr；

1：CrCb。

0x0

[2]

RW

unify_data_yc_seq

YC顺序。

0：CY；

1：YC。

0x0

[1:0]

RW

unify_data_comp_num

数据分量选择。

00：1分量；

01：2分量；

10：3分量；

11：保留。

0x0

PT_GEN_DATA_CFG

PT_GEN_DATA_CFG为数据产生模块配置寄存器。

Offset Address: 0x1044＋PT_N×0x100 Total Reset Value: 0x0000_00E9

Bits

Access

Name

Description

Reset

[31]

RW

gen_data_enable

数据产生使能，根据数据产生参数产生数据。

0：关闭；

1：使能。

0x0

[30:8]

-

reserved

保留。

0x000000

[7]

RW

gen_data0_move

data0是否递增。

0：不递增；

1：递增。

0x1

[6]

RW

gen_data1_move

data1是否递增。

0：不递增；

1：递增。

0x1

[5]

RW

gen_data2_move

data2是否递增。

0：不递增；

1：递增。

0x1

[4]

RW

gen_data_vsync_reset

数据是否根据vsync信号复位。

0：不复位；

1：复位。

0x0

[3]

RW

gen_data_hsync_reset

数据是否根据hsync信号复位。

0：不复位；

1：复位。

0x1

[2]

RW

gen_data_vsync_move

数据是否根据vsync递增。

0：不递增；

1：递增。

0x0

[1]

RW

gen_data_hsync_move

数据是否根据hsync递增。

0：不递增；

1：递增。

0x0

[0]

RW

gen_data_de_move

数据是否根据de信号递增。

0：不递增；

1：递增。

0x1

PT_GEN_DATA_COEF

PT_GEN_DATA_COEF为数据产生模块系数寄存器。

Offset Address: 0x1048＋PT_N×0x100 Total Reset Value: 0x0100_0100

Bits

Access

Name

Description

Reset

[31:24]

RW

inc_frame

数据帧间递增值，递增值累加在数据的高8bit。

0x01

[23:16]

RW

step_frame

数据帧间递增的间隔。配置值为实际值减1，配为0表示每帧递增。

0x00

[15:8]

RW

inc_space

数据像素间递增值，递增值累加在数据的高10bit。

0x01

[7:0]

RW

step_space

数据像素间递增的间隔，为0时每像素递增。

0x00

PT_GEN_DATA_INIT

PT_GEN_DATA_INIT为数据产生初始值配置寄存器。

Offset Address: 0x104C＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:24]

-

reserved

保留。

0x00

[23:16]

RW

data2

V/B的初始值。

0x00

[15:8]

RW

data1

U/G的初始值。

0x00

[7:0]

RW

data0

Y/R的初始值。

0x00

PT_YUV444_CFG

PT_YUV444_CFG为YUV444配置寄存器。

Offset Address: 0x1050＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31]

RW

yuv44_enable

YUV使能，将YUV422信号调整为YUV444信号。

0：关闭；

1：使能。

0x0

[30:0]

-

reserved

保留。

0x00000000

PT_FSTART_DLY

PT_FSTART_DLY为端口fstart中断延时寄存器。

Offset Address: 0x1060＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RW

pt_fstart_dly

fstart中断延时时间，以端口时钟为单位。

0x00000000

PT_FSTART_H_DLY

PT_FSTART_H_DLY为端口fstart中断行延时寄存器。

Offset Address: 0x1064＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

fstart_h_dly

fstart中断行延时时间，以有效区行号为单位。

0x0000

[15:4]

-

reserved

保留。

0x000

[3:0]

RW

fstart_h_dly_id

计数帧ID选择寄存器。

bit[0]：通过ID为0的时序触发计数；

bit[1]：通过ID为1的时序触发计数；

bit[2]：通过ID为2的时序触发计数；

bit[3]：通过ID为3的时序触发计数。

0x0

PT_INTF_HFB

PT_INTF_HFB为水平前消隐区宽度寄存器。

Offset Address: 0x1080＋PT_N×0x100 Total Reset Value: 0x0000_0058

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

hfb

水平前消隐区宽度。

0x0058

PT_INTF_HACT

PT_INTF_HACT为水平有效区宽度寄存器。

Offset Address: 0x1084＋PT_N×0x100 Total Reset Value: 0x0000_0780

Bits

Access

Name

Description

Reset

[31:0]

RW

hact

水平有效区宽度(单位：时钟周期)。

0x00000780

PT_INTF_HBB

PT_INTF_HBB为水平后消隐区宽度寄存器。

Offset Address: 0x1088＋PT_N×0x100 Total Reset Value: 0x0000_00C0

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

hbb

水平后消隐区宽度。

0x00C0

PT_INTF_VFB

PT_INTF_VFB为垂直前消隐区宽度寄存器。

Offset Address: 0x108C＋PT_N×0x100 Total Reset Value: 0x0000_0004

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

vfb

垂直前消隐区宽度。

0x0004

PT_INTF_VACT

PT_INTF_VACT为垂直有效区宽度寄存器。

Offset Address: 0x1090＋PT_N×0x100 Total Reset Value: 0x0000_0438

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

vact

垂直有效区宽度。

0x0438

PT_INTF_VBB

PT_INTF_VBB为垂直后消隐区宽度寄存器。

Offset Address: 0x1094＋PT_N×0x100 Total Reset Value: 0x0000_0029

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

vbb

垂直后消隐区宽度。

0x0029

PT_INTF_VBFB

PT_INTF_VBFB为垂直底场前消隐区宽度寄存器。

Offset Address: 0x1098＋PT_N×0x100 Total Reset Value: 0x0000_0004

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

vbfb

垂直底场前消隐区宽度。

0x0004

PT_INTF_VBACT

PT_INTF_VBACT为垂直底场有效区宽度寄存器。

Offset Address: 0x109C＋PT_N×0x100 Total Reset Value: 0x0000_0438

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

vbact

垂直底场有效区宽度。

0x0438

PT_INTF_VBBB

PT_INTF_VBBB为垂直底场后消隐区宽度寄存器。

Offset Address: 0x10A0＋PT_N×0x100 Total Reset Value: 0x0000_0029

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

vbbb

垂直底场后消隐区宽度。

0x0029

PT_ID_CFG

PT_ID_CFG为ID配置寄存器。

Offset Address: 0x10A4＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31]

RW

id_enable

生成ID功能使能。

0：不使能；

1：使能。

0x0

[30]

RW

id_mode

生成ID模式选择。

0：自动模式，ID每帧自动增加；

1：非自动模式，ID由配置值决定。

0x0

[29]

WO

id_reset

自动模式时，配置寄存器为1可使下一帧的ID恢复初始值，恢复后自动清0。

0x0

[28:6]

-

reserved

保留。

0x000000

[5:4]

-

reserved

保留。

0x0

[3:2]

RW

id_max

自动模式时为ID增加的最大值。

0x0

[1:0]

RW

id

自动模式时为ID初始值，非自动模式时为生成的ID值。

0x0

PT_STATUS

PT_STATUS为端口状态寄存器。

Offset Address: 0x10E0＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:6]

-

reserved

保留。

0x0000000

[5:4]

RO

pt_status_id

端口输出的id。

0x0

[3]

RO

pt_status_field

端口输出的field。

0x0

[2]

RO

pt_status_vsync

端口输出的vsync。

0x0

[1]

RO

pt_status_hsync

端口输出的hsync。

0x0

[0]

RO

pt_status_de

端口输出的de。

0x0

PT_BT656_STATUS

PT_BT656_STATUS为BT.656状态寄存器。

Offset Address: 0x10E4＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:8]

RO

pt_bt656_seav

同步码。

0x00

[7:0]

-

reserved

保留。

0x00

PT_SIZE

PT_SIZE为输入图像有效区大小指示寄存器。

Offset Address: 0x10EC＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

pt_height

图像有效区高度。

0x0000

[15:0]

RO

pt_width

图像有效区宽度。

0x0000

PT_INT

PT_INT为端口中断指示寄存器。

Offset Address: 0x10F0＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:4]

-

reserved

保留。

0x0000000

[3]

WC

pt_fstart_h_dly

帧/场起始行延时中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[2]

WC

pt_height_err

图像高度变化中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[1]

WC

pt_width_err

图像宽度变化中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[0]

WC

pt_fstart

帧/场起始中断状态，写1清零。

0：无中断；

1：有中断。

0x0

PT_INT_MASK

PT_INT_MASK为端口中断屏蔽寄存器。

Offset Address: 0x10F8＋PT_N×0x100 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:4]

-

reserved

保留。

0x0000000

[3]

RW

pt_mask_fstart_h_dly

帧/场起始行延时中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[2]

RW

pt_mask_height_err

图像高度变化中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[1]

RW

pt_mask_width_err

图像宽度变化中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

pt_mask_fstart

帧/场起始中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

CH_CTRL

CH_CTRL为通道控制寄存器。

Offset Address: 0x10000＋CH_N×0x1000 Total Reset Value: 0x0002_0000

Bits

Access

Name

Description

Reset

[31]

RW

ch_enable

0x10000～0x10FFF：CH0寄存器地址空间。

0x11000～0x11FFF：CH1寄存器地址空间。

通道使能寄存器。

0：不使能；

1：使能。

0x0

[30]

RW

ch_reg_newer_mode

使能模式控制寄存器。

0：reg_newer有效且模块使能时输出；

1：模块使能时输出。

0x0

[29:18]

-

reserved

保留。

0x000

[17]

RW

ch_finish_mode

完成中断上报时间点控制寄存器。

0：完成中断立即上报；

1：完成中断在下帧的帧起始上报。

0x1

[16:0]

-

reserved

保留。

0x00000

CH_REG_NEWER

CH_REG_NEWER为采集控制寄存器。

Offset Address: 0x10004＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:1]

-

reserved

保留。

0x00000000

[0]

RW

ch_reg_newer

通道更新寄存器，每帧自动清0。

0x0

CH_DLY_CFG

CH_DLY_CFG为通道输入图像起始中断延迟配置寄存器。

Offset Address: 0x10034＋CH_N×0x1000 Total Reset Value: 0x0010_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

ch_v_dly_cfg

垂直行数delay寄存器。

0x0010

[15:0]

-

reserved

保留。

0x0000

CH_FRM_CNT

CH_FRM_CNT为延时中断锁存帧号寄存器。

Offset Address: 0x10038＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

ch_frm_cnt

延时中断锁存帧号寄存器(0-255)。

0x0000

[15:0]

-

reserved

保留。

0x0000

CH_CROP_CFG

CH_CROP_CFG为通道CROP使能寄存器。

Offset Address: 0x10040＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:1]

-

reserved

保留。

0x00000000

[0]

RW

ch_crop_n0_en

0区域使能。

0：禁止；

1：使能。

0x0

CH_CROP0_START

CH_CROP0_START为通道0区域CROP起始位置寄存器。

Offset Address: 0x10044＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

ch_crop_y_start

开始获取图像的行号。

0x0000

[15:0]

RW

ch_crop_x_start

开始获取图像的像素号。

0x0000

CH_CROP0_SIZE

CH_CROP0_SIZE为通道0区域CROP大小置寄存器。

Offset Address: 0x10048＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

ch_crop_height

获取图像的高度(以行为单位)，配置值为实际值减1。

0x0000

[15:0]

RW

ch_crop_width

获取图像的宽度(以像素为单位)，配置值为实际值减1。

0x0000

CH_SKIP_Y_CFG

CH_SKIP_Y_CFG为通道Y SKIP配置寄存器。

Offset Address: 0x10050＋CH_N×0x1000 Total Reset Value: 0xFFFF_FFFF

Bits

Access

Name

Description

Reset

[31:0]

RW

ch_skipy_cfg

SKIP配置。

0xFFFFFFFF

CH_SKIP_C_CFG

CH_SKIP_C_CFG为通道C SKIP配置寄存器。

Offset Address: 0x10058＋CH_N×0x1000 Total Reset Value: 0xFFFF_FFFF

Bits

Access

Name

Description

Reset

[31:0]

RW

ch_skipc_cfg

SKIP配置。

0xFFFFFFFF

CH_WCH_Y_CFG

CH_WCH_Y_CFG为Y分量配置寄存器。

Offset Address: 0x10080＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31]

RW

wch_y_enable

写通道使能寄存器。

0：不使能；

1：使能。

0x0

[30]

-

reserved

保留。

0x0

[29]

RW

wch_y_tunl_en

低延时使能。

0x0

[28:15]

RW

wch_y_wrap_line

写通道卷绕buffer行数配置。

0x0000

[14]

RW

wch_y_wrap_en

写通道卷绕buffer使能寄存器。

0：不使能；

1：使能。

0x0

[13]

RW

wch_y_cmp_mode

写通道压缩选择模式选择寄存器。

0：帧压缩；

1：行压缩。

0x0

[12]

RW

wch_y_cmp_en

写通道压缩使能寄存器。

0：不使能；

1：使能。

0x0

[11:8]

RW

wch_y_bit_sft

16bit数据低对齐配置。

wch_y_bit_width配置16，如果输入数据10bit，需要移位6bit。

0x0

[7]

RW

wch_y_bit_sft_mode

shift模式配置。

0：无符号数移位；

1：符号数移位。

0x0

[6]

-

reserved

保留。

0x0

[5:0]

RW

wch_y_bit_width

数据位宽。

0x08：8bit；

0x0A：10bit；

0x0C：12bit；

0x0E：14bit；

0x10：16bit；

0x14：20bit；

0x18：24bit ；

0x1c：28bit ；

0x20：32bit；

其他：保留。

0x00

CH_WCH_Y_SIZE

CH_WCH_Y_SIZE为Y分量存储大小寄存器。

Offset Address: 0x10084＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

wch_y_height

存储图像的高度(以行为单位)，配置值为实际值减1。

0x0000

[15:0]

RW

wch_y_width

存储图像的宽度(以像素为单位)，配置值为实际值减1。

0x0000

CH_WCH_Y_OFFSET

CH_WCH_Y_OFFSET为Y分量offset配置寄存器。

Offset Address: 0x10088＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

wch_y_ver_offset

实际图像相对于原始图像的垂直偏移。仅RAW支持。

0x0000

[15:0]

-

reserved

保留。

0x0000

CH_WCH_Y_FADDR_L

CH_WCH_Y_FADDR_L为Y分量存储基地址低32bit寄存器。

Offset Address: 0x10094＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RW

wch_y_faddr_l

Y分量存储基地址低32bit。

0x00000000

CH_WCH_Y_STRIDE

CH_WCH_Y_STRIDE为Y分量行偏移寄存器。

Offset Address: 0x100A0＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

wch_y_stride

图像存储Y分量的stride，以byte为单位。

0x0000

CH_WCH_C_CFG

CH_WCH_C_CFG为C分量配置寄存器。

Offset Address: 0x100B0＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31]

RW

wch_c_enable

写通道使能寄存器。

0：不使能；

1：使能。

0x0

[30]

-

reserved

保留。

0x0

[29]

RW

wch_c_tunl_en

低延时使能。

0x0

[28:27]

RW

wch_tunl_mode

OUT0通道TUNNEL信息写间隔。

00：每2行写1次；

01：每4行写1次；

10：每8行写1次；

11：每16行写1次。

0x0

[26:13]

RW

wch_tunl_finish_line

OUT0通道TUNNEL水线。

0x0000

[12:6]

-

reserved

保留。

0x00

[5:0]

RW

wch_c_bit_width

写通道数据位宽。

0x08：8bit；

0x0A：10bit；

0x0C：12bit；

0x0E：14bit；

0x10：16bit；

0x14：20bit；

0x18：24bit ；

0x1c：28bit ；

0x20：32bit；

其他：保留。

0x00

CH_WCH_C_SIZE

CH_WCH_C_SIZE为C分量存储大小寄存器。

Offset Address: 0x100B4＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

wch_c_height

存储图像的高度(以行为单位)，配置值为实际值减1。

0x0000

[15:0]

RW

wch_c_width

存储图像的宽度(以像素为单位)，配置值为实际值减1。

0x0000

CH_WCH_C_FADDR_L

CH_WCH_C_FADDR_L为C分量存储基地址低32bit寄存器。

Offset Address: 0x100C4＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RW

wch_c_faddr_l

C分量存储基地址低32bit。

0x00000000

CH_WCH_TUNL_HADDR_L

CH_WCH_TUNL_HADDR_L为低延时信息基地址低32bit寄存器。

Offset Address: 0x100CC＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RW

wch_tunl_addr_l

低延时基地址低32bit。

0x00000000

CH_WCH_C_STRIDE

CH_WCH_C_STRIDE为C分量行偏移寄存器。

Offset Address: 0x100D0＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

wch_c_stride

图像存储C分量的stride，以byte为单位。

0x0000

CH_Y_ACT_SIZE

CH_Y_ACT_SIZE为亮度通道输出图像有效区宽高指示寄存器。

Offset Address: 0x100E8＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

ch_y_height_act

亮度有效区高度。

0x0000

[15:0]

RO

ch_y_width_act

亮度有效区宽度。

0x0000

CH_C_ACT_SIZE

CH_C_ACT_SIZE为色度通道输出图像有效区宽高指示寄存器。

Offset Address: 0x100EC＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

ch_c_height_act

色度有效区高度。

0x0000

[15:0]

RO

ch_c_width_act

色度有效区宽度。

0x0000

CH_INT

CH_INT为通道原始中断寄存器。

Offset Address: 0x100F0＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:22]

-

reserved

保留。

0x000

[21]

WC

ch_tunl_line_int

低延时水线中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[20]

WC

ch_em_int_buf_ovf

EM写入内部FIFO溢出错误中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[19]

WC

ch_stt_int_buf_ovf

STT写入内部FIFO溢出错误中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[18]

WC

ch_stt_em_finish

EM信息完成中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[17]

-

reserved

保留。

0x0

[16]

WC

ch_stt_ae_finish

AE统计信息完成中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[15]

WC

ch_int_fstart_dly

delay后的场/帧起始中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[14:5]

-

reserved

保留。

0x000

[4]

WC

ch_int_update_cfg

寄存器更新中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[3]

WC

ch_int_field_throw

场/帧丢失中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[2]

WC

ch_int_buf_ovf

内部FIFO溢出错误中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[1]

WC

ch_int_cc_int

获取完毕中断状态，写1清零。

0：无中断；

1：有中断。

0x0

[0]

WC

ch_int_fstart

场/帧起始中断状态，写1清零。

0：无中断；

1：有中断。

0x0

CH_INT_MASK

CH_INT_MASK为通道中断屏蔽寄存器。

Offset Address: 0x100F8＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:22]

-

reserved

保留。

0x000

[21]

RW

mask_tunl_line_int

低延时水线中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[20]

RW

mask_em_buf_ovf

EM写入内部FIFO溢出错误中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[19]

RW

mask_stt_buf_ovf

STT写入内部FIFO溢出错误中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[18]

RW

mask_stt_em_finish

EM信息完成中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[17]

-

reserved

保留。

0x0

[16]

RW

mask_stt_ae_finish

AE统计信息完成中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[15]

RW

mask_fstart_dly

delay后的场/帧起始中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[14:5]

-

reserved

保留。

0x000

[4]

RW

mask_update_cfg

寄存器更新中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[3]

RW

mask_field_throw

场/帧丢失中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[2]

RW

mask_buf_ovf

内部FIFO溢出错误中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[1]

RW

mask_cc_int

获取完毕中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

mask_fstart

场/帧起始中断使能。

0：屏蔽中断；

1：使能中断。

0x0

CH_WCH_STT_AE_HIST_ADDR_L

CH_WCH_STT_AE_HIST_ADDR_L为ISP AE_HIST统计信息存储基地址低32bit寄存器。

Offset Address: 0x10208＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RW

ch_wch_stt_ae_hist_addr_l

ISP AE_HIST统计信息存储基地址低32bit。(仅CH0/CH1支持)

0x00000000

CH_WCH_STT_AE_AVER_R_GR_ADDR_L

CH_WCH_STT_AE_AVER_R_GR_ADDR_L为ISP AE_AVER_R_GR统计信息存储基地址低32bit寄存器。

Offset Address: 0x10210＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RW

ch_wch_stt_ae_aver_r_gr_addr_l

ISP AE_AVER_R_GR统计信息存储基地址低32bit。(仅CH0/CH1支持)

0x00000000

CH_WCH_STT_AE_AVER_GB_B_ADDR_L

CH_WCH_STT_AE_AVER_GB_B_ADDR_L为ISP AE_AVER_GB_B统计信息存储基地址低32bit寄存器。

Offset Address: 0x10218＋CH_N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RW

ch_wch_stt_ae_aver_gb_b_addr_l

ISP AE_AVER_GB_B统计信息存储基地址低32bit。(仅CH0/CH1支持)

0x00000000

MIPI Rx

概述

移动行业处理器接口MIPI Rx（Mobile Industry Processor Interface Receiver），通过低电压差分信号接收原始视频数据（BAYER RGB数据），并将其转化为DC（Digital Camera）时序后传递给下一级模块VICAP（Video Capture）。

MIPI Rx支持MIPI D-PHY、LVDS（Low-Voltage Differential Signal）、HiSPI（High-Speed Serial Pixel Interface）等串行视频信号输入，串行视频接口可以提供更高的传输带宽，增强传输的稳定性。

MIPI Rx包含Combo-PHY和Controller两部分，功能框图及在系统中的位置如图1所示。

图 1 MIPI Rx功能框图及在系统中的位置

特点

说明：

以下章节会多次出现Lane、Link、通道的概念。

  • Lane指差分数据对，MIPI_Rx最多有4条Data Lane。
  • Link指Lane的分组，每个分组中包含4或2对数据，MIPI_Rx最多有2个Link。
  • 通道指MIPI_Rx内部的数据处理通道，对应连接到VICAP通道，每个通道单独处理一个Sensor的数据。

MIPI Rx有以下特点：

  • 支持MIPI DPHY-ver1.1
  • 可支持2路sensor输入
  • 单路最多支持4-Lane MIPI D-PHY接口，最大支持1.5Gbps/Lane
  • 单路最多支持4-Lane LVDS/sub-LVDS/HiSPI接口，最大支持1.5Gbps/Lane
  • 支持RAW8/RAW10/RAW12/RAW14/YUV422-8bit/YUV420-8bit nolegacy数据类型的解析
  • 支持LVDS/HiSPI模式像素/同步码大小端配置
  • 支持Lane数和Lane顺序可配置

功能描述

典型应用

MIPI Rx是一个支持多种差分视频输入接口的采集单元，主要功能是接口时序的转换。通过不同的功能配置，MIPI Rx可以接收MIPI/LVDS/sub-LVDS/HiSPI接口的数据，并且支持多种速度和分辨率的传输需求，兼容多种图像传感器。

MIPI Rx包括1个D-PHY，有2对差分随路时钟，对应4对数据。

MIPI Rx支持的接口类型如表1所示。

表 1 MIPI Rx支持的接口类型

Interface Type

Common mode voltage

Differential mode voltage

Maximum clock frequency

Maximum data rate per lane

MIPI D-PHY

200mV

200mV

750MHz

1.5Gbps

sub-LVDS

900mV

150mV

750MHz

1.5Gbps

LVDS

1.25V

350mV

750MHz

1.5Gbps

HiSPI(HiVCM)

900mV

280mV

750MHz

1.5Gbps

HiSPI(SLVS)

200mV

200mV

750MHz

1.5Gbps

MIPI Rx只完成接口的时序转换，不处理图像的数据格式。在满足带宽的前提下可以支持任意分辨率和帧率。MIPI Rx的带宽有两部分限制：Combo-PHY的接口数据率和内部处理速度。输入接口最大支持1.5Gbps/Lane。

说明：

Combo-PHY 支持的最大速率为1.5Gbps/Lane，总共支持4Lane同时传输。对于mipi_rx控制器来说，通道时钟与VICAP时钟一致。

功能原理

MIPI接口数据格式

MIPI规范由不同的工作组负责开发和维护，涵盖了不同的应用需求，分别面向不同领域的应用。MIPI Rx支持D-PHY和CSI-2（Camera Serial Interface）。D-PHY规定了物理层传输规范，CSI-2规定了Camera输出数据包的格式和协议。

  • D-PHY

    D-PHY是MIPI联盟发布的高速物理层标准，规定了主机和外设的物理层的物理特性及传输协议。D-PHY采用200mV源同步的低压差分信令技术，每个Lane的数据率范围为80~1500Mbps。D-PHY可以工作在低功耗（Low Power, LP）和高速（High Speed, HS）两种模式下。

  • CSI-2

    CSI-2是针对摄像头的数据协议，规定了主机与外设通信的数据包格式。

    CSI-2可以支持不同像素格式的图像应用，数据传输的最小粒度是字节。为增加CSI-2性能，可以选择数据Lane的数量，CSI-2协议规定了发送端将像素数据打包成字节的机制，并指明多个数据Lane分配和管理的方式。字节数据以数据包的形式组织，数据包在SoT和EoT之间传输。接收端根据协议解析相应的数据包，恢复出原始的像素数据。

    MIPI Rx支持RAW8/RAW10/RAW12/RAW14格式的像素数据解析。

    CSI-2的数据包分为长包和短包两种，包含有校验码，能进行误码纠正和错误检测。

长包和短包都是在SoT和EoT之间传输，在数据传送的间隙，D-PHY处于LP模式。CSI-2数据包的传输机制如图1所示。PH和PF分别表示Packet Header和Packet Footer。

图 1 CSI-2数据包的传输机制

长包用于传输有效像素数据，分为五部分：Data ID, Word Count, ECC, PAYLOAD, Checksum。

Data ID包含Virtual Channel和Data Type。Virtual Channel控制传输所用的通道，可以指定通道的复用，让不同的通道传输不同的数据。Data Type指定数据的类型。

Word Count指示接收端需要接收到的数据量。

ECC是8位纠错码，可以纠正或检测Data Type和Word Count的误码。

Payload Data是需要传输的像素数据。

Checksum是利用线性反馈移位寄存器产生的校验和，用于Payload数据的校验。

长包的结构如图2所示。

图 2 CSI-2长包的格式

短包的作用是传输同步信息，包含Data ID, Word Count和 ECC三部分。其格式如图3所示。

图 3 CSI-2短包的格式

MIPI接口线性模式

MIPI接口的线性模式视频传输格式如图1所示。Frame Start(FS)表示帧起始，Frame End(FE)表示帧结束。每一行的数据包头是32-bit，包含当前行的Virtual Channel和Data Type等信息。

图 1 MIPI接口图像格式

LVDS接口数据格式

低电压差分信号LVDS（Low-Voltage Differential Signal）普遍应用于前端摄像头。通过同步码区分消隐区和有效区的数据。

说明：

LVDS只约束了电气传输规范，没有时序和数据格式方面的标准协议。sub-LVDS是一种超低压摆幅的差分信号技术，共模/差模电压比LVDS更低，更适合图像传感器的应用。可以把sub-LVDS看作是LVDS的一种，在此统称为LVDS。

MIPI Rx的Combo-PHY将差分串行数据转换为并行数据，MIPI Rx控制器把并行数据拆分、拼接，然后提取同步码、解析出像素数据。

在LVDS传输模式中，行场同步信号集成在数据流中，在数据流中的特殊码型SOF和EOF分别表示帧的起始和结束，SOL和EOL分别表示行的起始和结束。在数据流中，SOF/EOF/SOL/EOL由4个字段构成，每个字段的位宽与像素数据保持一致，前3个字段为固定的基准码字，根据第4个字段来区分帧/行的起始或结束。LVDS同步码格式如表1所示。

表 1 LVDS同步码格式

Field

Bit Width

Sync code

SOL/SAV (Valid line)

EOL/EAV (Valid line)

SOF/SAV (Invalid line)

EOF/EAV (Invalid line)

1st code

8bit

FFh

FFh

FFh

FFh

10bit

3FFh

3FFh

3FFh

3FFh

12bit

FFFh

FFFh

FFFh

FFFh

14bit

3FFFh

3FFFh

3FFFh

3FFFh

16bit

FFFFh

FFFFh

FFFFh

FFFFh

2nd code

8bit

00h

00h

00h

00h

10bit

000h

000h

000h

000h

12bit

000h

000h

000h

000h

14bit

0000h

0000h

0000h

0000h

16bit

0000h

0000h

0000h

0000h

3rd code

8bit

00h

00h

00h

00h

10bit

000h

000h

000h

000h

12bit

000h

000h

000h

000h

14bit

0000h

0000h

0000h

0000h

16bit

0000h

0000h

0000h

0000h

4th code

8bit

XXh

XXh

XXh

XXh

10bit

XXXh

XXXh

XXXh

XXXh

12bit

XXXh

XXXh

XXXh

XXXh

14bit

XXXXh

XXXXh

XXXXh

XXXXh

16bit

XXXXh

XXXXh

XXXXh

XXXXh

说明：

同步码前三个字段固定，第4个字段标识行场的起始或结束。第4个字段的值由图像传感器厂商确定，不同的厂商会使用不同的数值。表2是其中一种实现方式。

表 2 LVDS同步码第4个字段举例

Field

Bit Width

Sync code

SAV (Valid line)

EAV (Valid line)

SAV (Invalid line)

EAV (Invalid line)

4th code

8bit

80h

9Dh

ABh

B6h

10bit

200h

274h

2ACh

2D8h

12bit

800h

9D0h

AB0h

B60h

14bit

2000h

2740h

2AC0h

2D80h

16bit

8000h

9D00h

AB00h

B600h

以4个Lane为例，LVDS同步码和像素数据在各个Lane上传输方式如图1所示，图中H表示同步码，P表示像素，H和P的位宽与图像传感器输出单个像素的位宽一致。各个数据通道首先传输4个像素位宽的同步码，紧接着是像素数据，像素数据的分布与通道数有关。

图 1 LVDS同步码和图像传输模式

同步码和像素数据的传输是串行的，MIPI Rx支持数据的大小端可配置。以RAW12、大端模式为例，图像传感器输出单个像素点的时序如图2所示。

图 2 LVDS单个像素点时序

LVDS接口线性模式

LVDS有两种同步方式，其中一种用SAV(Invalid)和EAV(Invalid)标识消隐区的无效数据，使用SAV(Valid)和EAV(Valid)标识有效区像素数据，这种同步方式如图1所示。

图 1 LVDS同步方式1

另一种同步方式用SOF标识有效区的第一行起始，用EOF标识有效区最后一行的结束，其他有效区分别用SOL和EOL作为起始和结束，这种同步方式如图2所示。

图 2 LVDS同步方式2

HiSPI接口数据格式

High-Speed Serial Pixel (HiSPI)协议包括两部分：HiSPI物理层协议和HiSPI规范。HiSPI物理层协议中规定了电气特性和时序等参数，HiSPI规范中规定了数据的打包方式。

HiSPI规范中包含两种物理层电气标准和四种不同的数据传输方式。电气标准分别为：HiVCM和SLVS；数据传输方式分别为：Packetized-SP、Streaming-SP、Streaming-S和ActiveStart-SP8。

MIPI Rx同时支持HiVCM和SLVS电气标准，支持Packetized-SP、ActiveStart-SP8和Streaming-SP数据传输方式。

HiSPI接口线性模式

Packetized-SP模式下，图像传感器用SOF标识图像有效区的第一行起始，用EOF标识有效区最后一行的结束，其他有效区分别用SOL和EOL作为起始和结束。这种同步方式与图2类似，区别在于Packetized-SP模式的数据包内可以添加CRC和FLR。其数据格式如图1所示。

MIPI Rx可以校验SOF-EOF、SOL-EOL的配对是否正常，但不处理CRC和FLR数据。

图 1 HiSPI Packetized-SP数据格式

HiSPI另外2种模式（Streaming-SP, ActiveStart-SP8）的传输方式与Packetized-SP类似，区别在于同步码的标定方式不同。它们之间的区别如表1所示。其中，SOF和EOF分别表示图像有效区的帧起始和帧结束；SOL和EOL分别表示图像有效区的行起始和行结束；SAV表示图像消隐区的行起始。

表 1 HiSPI传输模式

同步码

Packetized-SP

Streaming-SP

ActiveStart-SP8

SOF

Required

Required

Required

SOL

Required

Required

Required

EOF

Required

Unsupported

Unsupported

EOL

Required

Unsupported

Unsupported

SAV

Unsupported

Required

Unsupported

MIPI Rx可以支持以上3种模式，同时支持所有通道都传输4个字段的同步码（如图1）。

MIPI Rx控制器工作方式

MIPI Rx控制器支持MIPI、LVDS和HiSPI模式，每种模式下的软件配置包含两部分：控制器和Combo-PHY。

MIPI模式配置流程

MIPI模式下需要配置PHY的工作模式、数据传输所用的通道数、数据类型。MIPI模式的帧/行同步信息包含于数据包中，由控制器完成数据包的解析，从而恢复出像素数据。MIPI模式软件操作流程如下。

  1. 上电启动。
  2. 将MIPI_WORK_MODE寄存器中mipi0_work_mode/mipi1_work_mode配置为MIPI模式。
  3. 配置CRG寄存器中的PERI_CRG8528/PERI_CRG8536，打开mipirx_bus_cken、cil_cken以及mipi_pix0_cken。配置mipi总线软复位，撤销复位；配置对应通道pix0_core复位，撤销复位。
  4. 配置CRG寄存器中的PERI_CRG8464/PERI_CRG8472，配置sensor复位，撤销复位；打开sensor时钟门控，并配置时钟频率。
  5. 配置CRG寄存器中的PERI_CRG9305/PERI_CRG9313，选择MIPI_Rx通道时钟频率。
  6. 配置MIPI_Rx的Lane数（MIPI_LANES_NUM）和Lane ID (LANE_ID*_CHN*)。
  7. 配置接收数据类型、数据模式等。
  8. 配置PHY的工作模式（PHY_MODE_LINK*）、PHY通道延迟调节（PHY_SKEW_LINK*）、PHY通道使能（PHY_EN_LINK*）、PHY性能调节（PHY_CFG_LINK*）。
  9. 配置系统控制寄存器。PHY_EN、LANE_EN，打开PHY_CIL_CTRL、选择PHYCFG_MODE（对于MIPI模式，应选择0或者4）。
  10. 配置对应的PHYCFG_EN。
  11. 配置sensor序列。

LVDS和HiSPI模式配置流程

LVDS/HiSPI模式下需要配置RAW DATA类型、数据大小端、同步方式和图像宽高等寄存器。LVDS模式依靠同步码识别帧/行同步信息，根据RAW DATA类型的不同，同步码可以为8/10/12/14-bit。

LVDS和HiSPI模式软件的操作流程如下。

  1. 上电启动。
  2. 将MIPI_WORK_MODE寄存器中mipi0_work_mode/mipi1_work_mode配置为LVDS模式。
  3. 配置CRG寄存器中的PERI_CRG8528/PERI_CRG8536，打开mipirx_bus_cken、cil_cken以及mipi_pix0_cken。配置mipi总线软复位，撤销复位；配置对应通道pix0_core复位，撤销复位。
  4. 配置CRG寄存器中的PERI_CRG8464/PERI_CRG8472，配置sensor复位，撤销复位；打开sensor时钟门控，并配置时钟频率。
  5. 配置CRG寄存器中的PERI_CRG9305/PERI_CRG9313，选择MIPI_Rx通道时钟频率。
  6. 配置接收数据类型、数据模式，图像宽高（LVDS模式下，配置的宽度是图像实际宽度除以Lane数-1）、同步头、Lane ID等信息。
  7. 配置PHY的工作模式（PHY_MODE_LINK*）、PHY通道延迟调节（PHY_SKEW_LINK*）、PHY通道使能（PHY_EN_LINK*）、PHY性能调节（PHY_CFG_LINK*）；配置LVDS模式Lane同步头信息（PHY_SYNC_CODE*_LINK*）。
  8. 配置系统控制寄存器。PHY_EN、LANE_EN，打开PHY_CIL_CTRL、选择PHYCFG_MODE（对于LVDS模式，应选择1）。
  9. 配置对应的PHYCFG_EN。
  10. 配置sensor序列。

MIPI Rx寄存器概览

MIPI Rx寄存器偏移地址中变量的取值范围和含义如表1所示。

表 1 MIPI Rx寄存器偏移地址变量表

变量名称

取值范围

描述

M

0、1、2、3

Lane号

当N=0时，M取值：[0, 3]

当N=1时，M取值：[0, 1]

N

0、1

port 号

MIPI Rx寄存器概览如表2所示。

表 2 MIPI Rx寄存器概览（基址是0x173C_0000）

偏移地址

名称

描述

0x0000

PHY_MODE_LINK

Link PHY工作模式寄存器

0x0004

PHY_SKEW_LINK

Link PHY通道延迟调节寄存器

0x000C

PHY_EN_LINK

Link PHY通道使能寄存器

0x0018

PHY_DATA_LINK

Link PHY输出的并行数据寄存器

0x001C

PHY_PH_MIPI_LINK

Link MIPI数据包头寄存器

0x0020

PHY_DATA_MIPI_LINK

Link MIPI模式数据寄存器

0x0024

PHY_SYNC_DCT_LINK

Link PHY LVDS模式同步头检测控制寄存器

0x0030

PHY_SYNC_DOL0_SOF0_LINK

Link PHY LVDS模式Lane0同步头寄存器

0x0034

PHY_SYNC_DOL0_SOF1_LINK

Link PHY LVDS模式Lane1同步头寄存器

0x0038

PHY_SYNC_DOL0_SOF2_LINK

Link PHY LVDS模式Lane2同步头寄存器

0x003C

PHY_SYNC_DOL0_SOF3_LINK

Link PHY LVDS模式Lane3同步头寄存器

0x0118

PHY_ST2_LINK

Link PHY状态2寄存器

0x0150

PHY_FREQ_MEASURE_LINK

Link PHY 时钟频率检测模块

0x01F0

MIPI_CIL_INT_RAW_LINK

Link MIPI CIL原始中断状态寄存器

0x01F4

MIPI_CIL_INT_LINK

Link MIPI CIL中断状态寄存器

0x01F8

MIPI_CIL_INT_MSK_LINK

Link MIPI CIL中断屏蔽寄存器

0x0800

HS_MODE_SELECT

HS ID选择寄存器

0x0808

PHY_EN

PHY使能寄存器

0x080C

LANE_EN

LANE_EN使能寄存器

0x0810

PHY_CIL_CTRL

PHY CIL控制寄存器

0x0818

PHYCFG_MODE

PHY配置模式寄存器

0x081C

PHYCFG_EN

PHY配置使能寄存器

0x0824

CHN0_CLR_EN

CHN0强制置位使能寄存器

0x082C

CHN1_CLR_EN

CHN1强制置位使能寄存器

0x0FF0

MIPI_INT_RAW

MIPI系统原始中断状态寄存器

0x0FF4

MIPI_INT_ST

MIPI系统中断状态寄存器

0x0FF8

MIPI_INT_MSK

MIPI系统中断屏蔽寄存器

0x1020＋N×0x1000

MIPI(N)_CRC_INTR_RAW

MIPI(N) CSI原始中断状态寄存器

0x1024＋N×0x1000

MIPI(N)_CRC_INTR_ST

MIPI(N) CSI屏蔽后中断状态寄存器

0x1028＋N×0x1000

MIPI(N)_CRC_INTR_MSK

MIPI(N) CSI中断屏蔽寄存器

0x1100＋N×0x1000

MIPI(N)_USERDEF_DT

MIPI(N)用户自定义data type对应的像素位宽配置寄存器

0x1104＋N×0x1000

MIPI(N)_USER_DEF

MIPI(N)用户自定义data type的类型使能配置寄存器

0x1108＋N×0x1000

MIPI(N)_CTRL_MODE_HS

MIPI(N)工作模式使能寄存器

0x1200＋N×0x1000

MIPI(N)_DOL_ID_CODE0

MIPI(N) DOL模式帧识别0寄存器

0x1204＋N×0x1000

MIPI(N)_DOL_ID_CODE1

MIPI(N) DOL模式帧识别1寄存器

0x1208＋N×0x1000

MIPI(N)_DOL_ID_CODE2

MIPI(N) DOL模式帧识别2寄存器

0x1210＋N×0x1000

MIPI(N)_CROP_START_CHN0

MIPI(N) CHN0 CROP宽高起始点寄存器

0x1214＋N×0x1000

MIPI(N)_CROP_START_CHN1

MIPI(N) CHN1 CROP宽高起始点寄存器

0x1224＋N×0x1000

MIPI(N)_IMGSIZE

MIPI(N)图像宽高寄存器

0x1230＋N×0x1000

MIPI(N)_CTRL_MODE_PIXEL

MIPI(N)输出工作模式使能寄存器

0x1240＋N×0x1000

MIPI(N)_DUMMY_PIX_REG

MIPI(N) dummy行像素值寄存器

0x1250＋N×0x1000

MIPI(N)_IMGSIZE0_STATIS

MIPI(N) VC0传输的图像宽高寄存器

0x1254＋N×0x1000

MIPI(N)_IMGSIZE1_STATIS

MIPI(N) VC1传输的图像宽高寄存器

0x12F0＋N×0x1000

MIPI(N)_CTRL_INT_RAW

MIPI(N)读数据错误原始中断状态寄存器

0x12F4＋N×0x1000

MIPI(N)_CTRL_INT

MIPI(N)读数据错误中断状态寄存器

0x12F8＋N×0x1000

MIPI(N)_CTRL_INT_MSK

MIPI(N)读数据错误中断屏蔽寄存器

0x1300＋N×0x1000

LVDS(N)_WDR

LVDS(N) WDR控制寄存器

0x1304＋N×0x1000

LVDS(N)_DOLSCD_HBLK

LVDS(N) SCD控制寄存器

0x1308＋N×0x1000

LVDS(N)_CTRL

LVDS(N)控制寄存器

0x130C＋N×0x1000

LVDS(N)_IMGSIZE

LVDS(N)图像宽高寄存器

0x1310＋N×0x1000

LVDS(N)_CROP_START0

LVDS(N)第一帧裁剪寄存器

0x1314＋N×0x1000

LVDS(N)_CROP_START1

LVDS(N)第二帧裁剪寄存器

0x1320＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_SOF_01

LVDS/HiSPI模式下，lane(M)帧起始同步码配置寄存器

0x1328＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_EOF_01

LVDS/HiSPI模式下，lane(M)帧结束同步码配置寄存器

0x1330＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_SOL_01

LVDS/HiSPI模式下，lane(M)行起始同步码配置寄存器

0x1338＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_EOL_01

LVDS/HiSPI模式下，lane(M)行结束同步码配置寄存器

0x1520＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_NXT_SOF_01

LVDS/HiSPI模式下，第N+1帧lane(M)帧起始同步码配置寄存器

0x1528＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_NXT_EOF_01

LVDS/HiSPI模式下，第N+1帧lane(M)帧结束同步码配置寄存器

0x1530＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_NXT_SOL_01

LVDS/HiSPI模式下，第N+1帧lane(M)行起始同步码配置寄存器

0x1538＋M×0x20＋N×0x1000

LVDS(N)_LANE(M)_NXT_EOL_01

LVDS/HiSPI模式下，第N+1帧lane(M)行结束同步码配置寄存器

0x1720＋N×0x1000

LVDS(N)_LI_WORD0

LVDS DOL模式第0帧LI寄存器

0x1724＋N×0x1000

LVDS(N)_LI_WORD1

LVDS DOL模式第1帧LI寄存器

0x1780＋N×0x1000

LVDS(N)_IMGSIZE0_STATIS

LVDS LEF图像宽高统计寄存器

0x1784＋N×0x1000

LVDS(N)_IMGSIZE1_STATIS

LVDS SEF1图像宽高统计寄存器

0x17A0＋N×0x1000

LVDS(N)_OUTPUT_PIX_NUM

LVDS输出像素位宽选择寄存器

0x17F0＋N×0x1000

LVDS(N)_CTRL_INT_RAW

LVDS读数据原始中断状态寄存器

0x17F4＋N×0x1000

LVDS(N)_CTRL_INT

LVDS读数据中断状态寄存器

0x17F8＋N×0x1000

LVDS(N)_CTRL_INT_MSK

LVDS读数据中断屏蔽寄存器

0x1800＋N×0x1000

LANE_ID0_CHN(N)

LANE优先级配置寄存器0

0x18F0＋N×0x1000

ALIGN(N)_INT_RAW

MIPI_ALIGN原始中断状态寄存器

0x18F4＋N×0x1000

ALIGN(N)_INT

MIPI_ALIGN中断状态寄存器

0x18F8＋N×0x1000

ALIGN(N)_INT_MSK

MIPI_ALIGN中断屏蔽寄存器

0x1FF0＋N×0x1000

CHN(N)_INT_RAW

通道(N)原始中断状态寄存器

0x1FF4＋N×0x1000

CHN(N)_INT

通道(N)中断状态寄存器

0x1FF8＋N×0x1000

CHN(N)_INT_MASK

通道(N)中断屏蔽寄存器

MIPI Rx寄存器描述

PHY_MODE_LINK为Link PHY工作模式寄存器。

Offset Address: 0x0000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:26]

-

reserved

保留。

0x00

[25]

RW

phy0_rg_mipi_mode1

MIPI/LVDS 输入模式选择。当PHY工作于LVDS模式且Common voltage 大于等于1200mV时设置为0。

0：Common voltage在1200mV以上；

1：Common voltage在1200mV或以下。

0x0

[24]

RW

phy0_rg_mipi_mode0

MIPI/LVDS 输入模式选择。当PHY工作于LVDS模式且Common voltage 大于等于900mV时设置为0。

0：Common voltage在1200mV以上；

1：Common voltage在1200mV或以下。

0x0

[23:21]

-

reserved

保留。

0x0

[20]

RW

phy0_rg_en_2l2l

差分时钟源选择。

0：外部输入一对差分时钟；

1：外部输入两对差分时钟。

0x0

[19:18]

-

reserved

保留。

0x0

[17]

RW

phy0_rg_faclk1_en

PHY输出数据的随路clock1相位。

0：时钟上升沿输出数据；

1：时钟下降沿输出数据。

0x0

[16]

RW

phy0_rg_faclk0_en

PHY输出数据的随路clock0相位。

0：时钟上升沿输出数据；

1：时钟下降沿输出数据。

0x0

[15:14]

-

reserved

保留。

0x0

[13]

RW

phy0_rg_en_lp1

LP1模式使能。MIPI模式时使能，其他模式时禁止。

0：关闭PHY的LP1模式；

1：使能PHY的LP1模式。

0x0

[12]

RW

phy0_rg_en_lp0

LP0模式使能。MIPI模式时使能，其他模式时禁止。

0：关闭PHY的LP0模式；

1：使能PHY的LP0模式。

0x0

[11:9]

-

reserved

保留。

0x0

[8]

RW

phy0_rg_en_cmos

CMOS模式使能。

0：不使能PHY的CMOS模式；

1：使能PHY的CMOS模式。

0x0

[7:6]

-

reserved

保留。

0x0

[5]

RW

phy0_rg_en_clk1

Clock1 Lane使能。

0：禁止Clock1 Lane；

1：使能Clock1 Lane。

0x0

[4]

RW

phy0_rg_en_clk0

Clock0 Lane使能。

0：禁止Clock0 Lane；

1：使能Clock0 Lane。

0x0

[3:0]

RW

phy0_rg_en_d

Data Lane使能。

0：禁止相应的Data Lane；

1：使能相应的Data Lane。

0x0

PHY_SKEW_LINK为Link PHY通道延迟调节寄存器。

Offset Address: 0x0004 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:23]

-

reserved

保留。

0x000

[22:20]

RW

phy0_d3_skew

Data Lane3 的时序延迟调节。此寄存器的值每加1，相位向后延迟约62.5ps。

0x0

[19]

-

reserved

保留。

0x0

[18:16]

RW

phy0_d2_skew

Data Lane2 的时序延迟调节。此寄存器的值每加1，相位向后延迟约62.5ps。

0x0

[15]

-

reserved

保留。

0x0

[14:12]

RW

phy0_d1_skew

Data Lane1 的时序延迟调节。此寄存器的值每加1，相位向后延迟约62.5ps。

0x0

[11]

-

reserved

保留。

0x0

[10:8]

RW

phy0_d0_skew

Data Lane0 的时序延迟调节。此寄存器的值每加1，相位向后延迟约62.5ps。

0x0

[7]

-

reserved

保留。

0x0

[6:4]

RW

phy0_clk1_skew

Clock1 Lane的时序延迟调节。此寄存器的值每加1，相位向后延迟约62.5ps。

0x0

[3]

-

reserved

保留。

0x0

[2:0]

RW

phy0_clk0_skew

Clock0 Lane的时序延迟调节。此寄存器的值每加1，相位向后延迟约62.5ps。

0x0

PHY_EN_LINK为Link PHY通道使能寄存器。

Offset Address: 0x000C Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:14]

-

reserved

保留。

0x00000

[13]

RW

phy_clk1_term_en

Clock1 Lane终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[12]

RW

phy_clk0_term_en

Clock0 Lane终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[11]

RW

phy_d3_term_en

Data Lane3终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[10]

RW

phy_d2_term_en

Data Lane2终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[9]

RW

phy_d1_term_en

Data Lane1终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[8]

RW

phy_d0_term_en

Data Lane0终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[7:4]

-

reserved

保留。

0x0

[3]

RW

phy_da_d3_valid

Data Lane3高速模式使能。

0：高速模式关闭；

1：高速模式使能。

0x0

[2]

RW

phy_da_d2_valid

Data Lane2高速模式使能。

0：高速模式关闭；

1：高速模式使能。

0x0

[1]

RW

phy_da_d1_valid

Data Lane1高速模式使能。

0：高速模式关闭；

1：高速模式使能。

0x0

[0]

RW

phy_da_d0_valid

Data Lane0高速模式使能。

0：高速模式关闭；

1：高速模式使能。

0x0

PHY_DATA_LINK为Link PHY输出的并行数据寄存器。

Offset Address: 0x0018 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:24]

RO

phy_data3_mipi

Data Lane3接收到的数据。

0x00

[23:16]

RO

phy_data2_mipi

Data Lane2接收到的数据。

0x00

[15:8]

RO

phy_data1_mipi

Data Lane1接收到的数据。

0x00

[7:0]

RO

phy_data0_mipi

Data Lane0接收到的数据。

0x00

PHY_PH_MIPI_LINK为Link MIPI数据包头寄存器。

Offset Address: 0x001C Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:24]

RO

phy_ph3_mipi

Data Lane3接收到的数据包头。

0x00

[23:16]

RO

phy_ph2_mipi

Data Lane2接收到的数据包头。

0x00

[15:8]

RO

phy_ph1_mipi

Data Lane1接收到的数据包头。

0x00

[7:0]

RO

phy_ph0_mipi

Data Lane0接收到的数据包头。

0x00

PHY_DATA_MIPI_LINK为Link MIPI模式数据寄存器。

Offset Address: 0x0020 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:24]

RO

phy_data3_mipi_hs

Data Lane3 MIPI格式的数据。

0x00

[23:16]

RO

phy_data2_mipi_hs

Data Lane2 MIPI格式的数据。

0x00

[15:8]

RO

phy_data1_mipi_hs

Data Lane1 MIPI格式的数据。

0x00

[7:0]

RO

phy_data0_mipi_hs

Data Lane0 MIPI格式的数据。

0x00

PHY_SYNC_DCT_LINK为Link PHY LVDS模式同步头检测控制寄存器。

Offset Address: 0x0024 Total Reset Value: 0x0010_1101

Bits

Access

Name

Description

Reset

[31:21]

-

reserved

保留。

0x000

[20]

RW

cil_code_big_endian1

LVDS/HiSPI模式下，传输的RAW data同步码(sync_code)的串行比特位传输顺序1。

0：LSB，低比特先传，实际收到的同步码(sync_code)串行数据顺序为bit0，bit1，…bit11；

1：MSB，高比特先传，实际收到的同步码(sync_code)串行数据顺序为bit11，bit10，…bit0。

0x1

[19:15]

-

reserved

保留。

0x00

[14:12]

RW

cil_raw_type1

LVDS/HiSPI模式下，传输的RAW data type1。

001：Raw 8bit；

010：Raw 10bit；

011：Raw 12bit；

100：Raw 14bit；

其他：保留。

0x1

[11:9]

-

reserved

保留。

0x0

[8]

RW

cil_code_big_endian0

LVDS/HiSPI模式下，传输的RAW data同步码(sync_code)的串行比特位传输顺序0。

0：LSB，低比特先传，实际收到的同步码(sync_code)串行数据顺序为bit0，bit1，…bit11；

1：MSB，高比特先传，实际收到的同步码(sync_code)串行数据顺序为bit11，bit10，…bit0。

0x1

[7:3]

-

reserved

保留。

0x00

[2:0]

RW

cil_raw_type0

LVDS/HiSPI模式下，传输的RAW data type0。

001：Raw 8bit；

010：Raw 10bit；

011：Raw 12bit；

100：Raw 14bit；

其他：保留。

0x1

PHY_SYNC_DOL0_SOF0_LINK为Link PHY LVDS模式Lane0同步头寄存器。

Offset Address: 0x0030 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

cil_u0lvds_sof1_word4_0

Lane0帧起始同步码(N+1 Frame)。

0x0000

[15:0]

RW

cil_u0lvds_sof0_word4_0

Lane0帧起始同步码(N Frame)。

0x0000

PHY_SYNC_DOL0_SOF1_LINK为Link PHY LVDS模式Lane1同步头寄存器。

Offset Address: 0x0034 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

cil_u1lvds_sof1_word4_0

Lane1帧起始同步码(N+1 Frame)。

0x0000

[15:0]

RW

cil_u1lvds_sof0_word4_0

Lane1帧起始同步码(N Frame)。

0x0000

PHY_SYNC_DOL0_SOF2_LINK为Link PHY LVDS模式Lane2同步头寄存器。

Offset Address: 0x0038 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

cil_u2lvds_sof1_word4_0

Lane2帧起始同步码(N+1 Frame)。

0x0000

[15:0]

RW

cil_u2lvds_sof0_word4_0

Lane2帧起始同步码(N Frame)。

0x0000

PHY_SYNC_DOL0_SOF3_LINK为Link PHY LVDS模式Lane3同步头寄存器。

Offset Address: 0x003C Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

cil_u3lvds_sof1_word4_0

Lane3帧起始同步码(N+1 Frame)。

0x0000

[15:0]

RW

cil_u3lvds_sof0_word4_0

Lane3帧起始同步码(N Frame)。

0x0000

PHY_ST2_LINK为Link PHY状态2寄存器。

Offset Address: 0x0118 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:14]

RO

reserved

保留。

0x00000

[13]

RO

physt_clk1_term_en

Clock1 Lane终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[12]

RO

physt_clk0_term_en

Clock0 Lane终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[11]

RO

physt_d3_term_en

Data Lane3终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[10]

RO

physt_d2_term_en

Data Lane2终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[9]

RO

physt_d1_term_en

Data Lane1终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[8]

RO

physt_d0_term_en

Data Lane0终接匹配阻抗使能。

0：关闭内部匹配电阻；

1：打开内部匹配电阻。

0x0

[7:0]

-

reserved

保留。

0x0

PHY_FREQ_MEASURE_LINK为Link PHY 时钟频率检测模块。

Offset Address: 0x0150 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:0]

RO

cil_freq_meas_res

频率检测模块的检测值。

0x00000000

MIPI_CIL_INT_RAW_LINK为Link MIPI CIL原始中断状态寄存器。

Offset Address: 0x01F0 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:13]

-

reserved

保留。

0x00000

[12]

WC

err0_timeout_ck0_raw

Clock0 Lane FSM timeout原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[11]

WC

err0_timeout_d3_raw

Data Lane3 FSM timeout原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[10]

WC

err0_timeout_d2_raw

Data Lane2 FSM timeout原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[9]

WC

err0_timeout_d1_raw

Data Lane1 FSM timeout原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[8]

WC

err0_timeout_d0_raw

Data Lane0 FSM timeout原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[7:5]

-

reserved

保留。

0x0

[4]

WC

err0_escape_ck0_raw

Clock0 Lane escape序列原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[3]

WC

err0_escape_d3_raw

Data Lane3 escape序列原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[2]

WC

err0_escape_d2_raw

Data Lane2 escape序列原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[1]

WC

err0_escape_d1_raw

Data Lane1 escape序列原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[0]

WC

err0_escape_d0_raw

Data Lane0 escape序列原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

MIPI_CIL_INT_LINK为Link MIPI CIL中断状态寄存器。

Offset Address: 0x01F4 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:14]

-

reserved

保留。

0x00000

[13]

RO

err0_timeout_ck1_st

Clock1 Lane FSM timeout中断状态。

0：无中断；

1：有中断。

0x0

[12]

RO

err0_timeout_ck0_st

Clock0 Lane FSM timeout中断状态。

0：无中断；

1：有中断。

0x0

[11]

RO

err0_timeout_d3_st

Data Lane3 FSM timeout中断状态。

0：无中断；

1：有中断。

0x0

[10]

RO

err0_timeout_d2_st

Data Lane2 FSM timeout中断状态。

0：无中断；

1：有中断。

0x0

[9]

RO

err0_timeout_d1_st

Data Lane1 FSM timeout中断状态。

0：无中断；

1：有中断。

0x0

[8]

RO

err0_timeout_d0_st

Data Lane0 FSM timeout中断状态。

0：无中断；

1：有中断。

0x0

[7:6]

-

reserved

保留。

0x0

[5]

RO

err0_escape_ck1_st

Clock1 Lane escape序列中断状态。

0：无中断；

1：有中断。

0x0

[4]

RO

err0_escape_ck0_st

Clock0 Lane escape序列中断状态。

0：无中断；

1：有中断。

0x0

[3]

RO

err0_escape_d3_st

Data Lane3 escape序列中断状态。

0：无中断；

1：有中断。

0x0

[2]

RO

err0_escape_d2_st

Data Lane2 escape序列中断状态。

0：无中断；

1：有中断。

0x0

[1]

RO

err0_escape_d1_st

Data Lane1 escape序列中断状态。

0：无中断；

1：有中断。

0x0

[0]

RO

err0_escape_d0_st

Data Lane0 escape序列中断状态。

0：无中断；

1：有中断。

0x0

MIPI_CIL_INT_MSK_LINK为Link MIPI CIL中断屏蔽寄存器。

Offset Address: 0x01F8 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:14]

-

reserved

保留。

0x00000

[13]

RW

err3_timeout_ck1_msk

Clock1 Lane FSM timeout中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[12]

RW

err3_timeout_ck0_msk

Clock0 Lane FSM timeout中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[11]

RW

err3_timeout_d3_msk

Data Lane3 FSM timeout中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[10]

RW

err3_timeout_d2_msk

Data Lane2 FSM timeout中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[9]

RW

err3_timeout_d1_msk

Data Lane1 FSM timeout中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[8]

RW

err3_timeout_d0_msk

Data Lane0 FSM timeout中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[7:6]

-

reserved

保留。

0x0

[5]

RW

err3_escape_ck1_msk

Clock1 Lane escape序列中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[4]

RW

err3_escape_ck0_msk

Clock0 Lane escape序列中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[3]

RW

err3_escape_d3_msk

Data Lane3 escape序列中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[2]

RW

err3_escape_d2_msk

Data Lane2 escape序列中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[1]

RW

err3_escape_d1_msk

Data Lane1 escape序列中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

err3_escape_d0_msk

Data Lane0 escape序列中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

HS_MODE_SELECT

HS_MODE_SELECT为HS ID选择寄存器。

Offset Address: 0x0800 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:4]

-

reserved

保留。

0x0000000

[3:0]

RW

hs_mode

场景模式选择。

0x0：8Lane；

0x7：4Lane+4Lane；

0xA：4Lane+2Lane+2Lane；

0xB：2Lane+2Lane+2Lane+2Lane；

其他：保留。

0x0

PHY_EN

PHY_EN为PHY使能寄存器。

Offset Address: 0x0808 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:2]

-

reserved

保留。

0x00000000

[1]

RW

phy1_en

PHY1使能控制。

0：禁止；

1：使能。

0x0

[0]

RW

phy0_en

PHY0使能控制。

0：禁止；

1：使能。

0x0

LANE_EN

LANE_EN为LANE_EN使能寄存器。

Offset Address: 0x080C Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:4]

-

reserved

保留。

0x0000000

[3]

RW

lane3_en

Lane3工作使能。

0：禁止；

1：使能。

0x0

[2]

RW

lane2_en

Lane2工作使能。

0：禁止；

1：使能。

0x0

[1]

RW

lane1_en

Lane1工作使能。

0：禁止；

1：使能。

0x0

[0]

RW

lane0_en

Lane0工作使能。

0：禁止；

1：使能。

0x0

PHY_CIL_CTRL

PHY_CIL_CTRL为PHY CIL控制寄存器。

Offset Address: 0x0810 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:9]

-

reserved

保留。

0x000000

[8]

RW

cil0_rst_req

CIL0复位。

0：撤掉复位；

1：复位。

0x0

[7:1]

-

reserved

保留。

0x00

[0]

RW

phycil0_cken

PHYCIL0时钟门控。

0：关闭时钟；

1：打开时钟。

0x0

PHYCFG_MODE

PHYCFG_MODE为PHY配置模式寄存器。

Offset Address: 0x0818 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:7]

-

reserved

保留。

0x0000000

[6:4]

RW

phycil0_1_cfg_mode

PHY0 Lane1/Lane3配置模式。

000：PHY的配置受控于PHYCFG_EN和FSM；(mipi)

001：PHY的配置受控于PHYCFG_EN；(lvds)

010：PHY的配置直接受控于寄存器的值；

011：PHY的配置受控于PHYCFG_EN和FSM，时钟通道的使能受控于PHYCFG_EN。

其他：保留。

0x0

[3]

RW

phycil0_cfg_mode_sel

PHY0 配置模式。

0：受控于PHYCFG_EN；

1：受控于寄存器的值(cmos)。

0x0

[2:0]

RW

phycil0_0_cfg_mode

PHY0 Lane0/Lane2配置模式。

000：PHY的配置受控于PHYCFG_EN和FSM；(mipi)

001：PHY的配置受控于PHYCFG_EN；(lvds)

010：PHY的配置直接受控于寄存器的值；

011：PHY的配置受控于PHYCFG_EN和FSM，时钟通道的使能受控于PHYCFG_EN；

其他：保留。

0x0

PHYCFG_EN

PHYCFG_EN为PHY配置使能寄存器。

Offset Address: 0x081C Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:1]

-

reserved

保留。

0x00000000

[0]

WO

phycil0_cfg_en

PHY0配置使能寄存器。

0：不使能PHY的配置；

1：使能PHY的配置。

0x0

CHN0_CLR_EN

CHN0_CLR_EN为CHN0强制置位使能寄存器。

Offset Address: 0x0824 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:2]

-

reserved

保留。

0x00000000

[1]

RW

chn0_clr_en_align

CHN0 ALIGN模块的强制置位控制。

0：关闭CHN0 ALIGN的置位请求；

1：使能CHN0 ALIGN的置位请求。

0x0

[0]

RW

chn0_clr_en_lvds

CHN0 LVDS_CTRL模块的强制置位控制。

0：关闭CHN0 LVDS_CTRL的置位请求；

1：使能CHN0 LVDS_CTRL的置位请求。

0x0

CHN1_CLR_EN

CHN1_CLR_EN为CHN1强制置位使能寄存器。

Offset Address: 0x082C Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:2]

-

reserved

保留。

0x00000000

[1]

RW

chn1_clr_en_align

CHN1 ALIGN模块的强制置位控制。

0：关闭CHN1 ALIGN的置位请求；

1：使能CHN1 ALIGN的置位请求。

0x0

[0]

RW

chn1_clr_en_lvds

CHN1 LVDS_CTRL模块的强制置位控制。

0：关闭CHN1 LVDS_CTRL的置位请求；

1：使能CHN1 LVDS_CTRL的置位请求。

0x0

MIPI_INT_RAW

MIPI_INT_RAW为MIPI系统原始中断状态寄存器。

Offset Address: 0x0FF0 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:6]

-

reserved

保留。

0x0000000

[5]

WC

int_chn1_raw

通道1原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[4]

WC

int_chn0_raw

通道0原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[3:1]

-

reserved

保留。

0x0

[0]

WC

int_phycil0_raw

PHYCIL0原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

MIPI_INT_ST

MIPI_INT_ST为MIPI系统中断状态寄存器。

Offset Address: 0x0FF4 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:6]

-

reserved

保留。

0x0000000

[5]

RO

int_chn1_st

通道1中断状态。

0：无中断；

1：有中断。

0x0

[4]

RO

int_chn0_st

通道0中断状态。

0：无中断；

1：有中断。

0x0

[3:1]

-

reserved

保留。

0x0

[0]

RO

int_phycil0_st

PHYCIL0中断状态。

0：无中断；

1：有中断。

0x0

MIPI_INT_MSK

MIPI_INT_MSK为MIPI系统中断屏蔽寄存器。

Offset Address: 0x0FF8 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:6]

-

reserved

保留。

0x0000000

[5]

RW

int_chn1_mask

通道1中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[4]

RW

int_chn0_mask

通道0中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[3:1]

-

reserved

保留。

0x0

[0]

RW

int_phycil0_mask

PHYCIL0中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

MIPI(N)_CRC_INTR_RAW

MIPI(N)_CRC_INTR_RAW为MIPI(N) CSI原始中断状态寄存器。

Offset Address: 0x1020＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:22]

-

reserved

保留。

0x000

[21]

RO

frame_s_e_num_mismatch_vc1_raw

virtual channel1的帧起始序号和帧结束序号不匹配原始中断状态。写1清零。

0：无中断；

1：有中断。

0x0

[20]

RO

frame_s_e_num_mismatch_vc0_raw

virtual channel0的帧起始序号和帧结束序号不匹配原始中断状态。写1清零。

0：无中断；

1：有中断。

0x0

[19:18]

-

reserved

保留。

0x0

[17]

RO

frame_num_err_vc1_raw

virtual channel1的帧序号出错原始中断状态，可能发生了丢帧。写1清零。

0：无中断；

1：有中断。

0x0

[16]

RO

frame_num_err_vc0_raw

virtual channel0的帧序号出错原始中断状态，可能发生了丢帧。写1清零。

0：无中断；

1：有中断。

0x0

[15:9]

-

reserved

保留。

0x00

[8]

RO

ecc_err_mult_raw

包ECC校验原始中断状态，至少2个错误，ECC无法纠正。写1清零。

0：无中断；

1：有中断。

0x0

[7:6]

-

reserved

保留。

0x0

[5]

RO

ecc_err_vc1_raw

virtual channel1有1位ECC校验错误原始中断状态，ECC已纠正。写1清零。

0：无中断；

1：有中断。

0x0

[4]

RO

ecc_err_vc0_raw

virtual channel0有1位ECC校验错误原始中断状态，ECC已纠正。写1清零。

0：无中断；

1：有中断。

0x0

[3:2]

-

reserved

保留。

0x0

[1]

RO

crc_err_vc1_raw

virtual channel1数据CRC错误原始中断状态。写1清零。

0：无中断；

1：有中断。

0x0

[0]

RO

crc_err_vc0_raw

virtual channel0数据CRC错误原始中断状态。写1清零。

0：无中断；

1：有中断。

0x0

MIPI(N)_CRC_INTR_ST

MIPI(N)_CRC_INTR_ST为MIPI(N) CSI屏蔽后中断状态寄存器。

Offset Address: 0x1024＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:22]

-

reserved

保留。

0x000

[21]

RO

frame_s_e_num_mismatch_vc1_st

virtual channel1的帧起始序号和帧结束序号不匹配，经中断屏蔽寄存器处理后的中断状态。

0：无中断；

1：有中断。

0x0

[20]

RO

frame_s_e_num_mismatch_vc0_st

virtual channel0的帧起始序号和帧结束序号不匹配，经中断屏蔽寄存器处理后的中断状态。

0：无中断；

1：有中断。

0x0

[19:18]

-

reserved

保留。

0x0

[17]

RO

frame_num_err_vc1_st

virtual channel1的帧序号出错，经中断屏蔽寄存器处理后的中断状态，可能发生了丢帧。

0：无中断；

1：有中断。

0x0

[16]

RO

frame_num_err_vc0_st

virtual channel0的帧序号出错，经中断屏蔽寄存器处理后的中断状态，可能发生了丢帧。

0：无中断；

1：有中断。

0x0

[15:9]

-

reserved

保留。

0x00

[8]

RO

ecc_err_mult_st

包ECC校验至少2个错误，ECC无法纠正，经中断屏蔽寄存器处理后的中断状态。

0：无中断；

1：有中断。

0x0

[7:6]

-

reserved

保留。

0x0

[5]

RO

ecc_err_vc1_st

virtual channel1有1位ECC校验错误，ECC已纠正，经中断屏蔽寄存器处理后的中断状态。

0：无中断；

1：有中断。

0x0

[4]

RO

ecc_err_vc0_st

virtual channel0有1位ECC校验错误，ECC已纠正，经中断屏蔽寄存器处理后的中断状态。

0：无中断；

1：有中断。

0x0

[3:2]

-

reserved

保留。

0x0

[1]

RO

crc_err_vc1_st

virtual channel1数据CRC错误，经中断屏蔽寄存器处理后的中断状态。

0：无中断；

1：有中断。

0x0

[0]

RO

crc_err_vc0_st

virtual channel0数据CRC错误，经中断屏蔽寄存器处理后的中断状态。

0：无中断；

1：有中断。

0x0

MIPI(N)_CRC_INTR_MSK

MIPI(N)_CRC_INTR_MSK为MIPI(N) CSI中断屏蔽寄存器。

Offset Address: 0x1028＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:22]

-

reserved

保留。

0x000

[21]

RW

frame_s_e_num_mismatch_vc1_msk

frame_s_e_num_mismatch_vc1_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[20]

RW

frame_s_e_num_mismatch_vc0_msk

frame_s_e_num_mismatch_vc0_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[19:18]

-

reserved

保留。

0x0

[17]

RW

frame_num_err_vc1_msk

frame_num_err_vc1_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[16]

RW

frame_num_err_vc0_msk

frame_num_err_vc0_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[15:9]

-

reserved

保留。

0x00

[8]

RW

ecc_err_mult_msk

ecc_err_mult_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[7:6]

-

reserved

保留。

0x0

[5]

RW

ecc_err_vc1_msk

ecc_err_vc1_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[4]

RW

ecc_err_vc0_msk

ecc_err_vc0_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[3:2]

-

reserved

保留。

0x0

[1]

RW

crc_err_vc1_msk

crc_err_vc1_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

crc_err_vc0_msk

crc_err_vc0_raw中断屏蔽寄存器。

0：屏蔽中断；

1：使能中断。

0x0

MIPI(N)_USERDEF_DT

MIPI(N)_USERDEF_DT为MIPI(N)用户自定义data type对应的像素位宽配置寄存器。

Offset Address: 0x1100＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:7]

-

reserved

保留。

0x0000000

[6:4]

RW

user_def1_dt

data type为user_def1时传输的像素位宽。

000：8bit

001：10bit

010：12bit

011：14bit

100：16bit

其他：EMBED格式。

0x0

[3]

-

reserved

保留。

0x0

[2:0]

RW

user_def0_dt

data type为user_def0时传输的像素位宽。

000：8bit；

001：10bit；

010：12bit；

011：14bit；

100：16bit；

其他：EMBED格式。

0x0

MIPI(N)_USER_DEF

MIPI(N)_USER_DEF为MIPI(N)用户自定义data type的类型使能配置寄存器。

Offset Address: 0x1104＋N×0x1000 Total Reset Value: 0x1036_3534

Bits

Access

Name

Description

Reset

[31:14]

-

reserved

保留。

0x040D8

[13:8]

RW

user_def1

用户自定义数据类型1。

此寄存器的值用于匹配传感器输出的数据类型，与user_def1_dt配合使用。

0x35

[7:6]

-

reserved

保留。

0x0

[5:0]

RW

user_def0

用户自定义数据类型0。

此寄存器的值用于匹配传感器输出的数据类型，与user_def0_dt配合使用。

0x34

MIPI(N)_CTRL_MODE_HS

MIPI(N)_CTRL_MODE_HS为MIPI(N)工作模式使能寄存器。

Offset Address: 0x1108＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:9]

-

reserved

保留。

0x000000

[8]

RW

user_def_en

User-defined模式使能。

0：不使能；

1：使能。

0x0

[7:5]

-

reserved

保留。

0x0

[4]

RW

vc_mode

当使用Virtual Channel区分不同曝光长度的数据时，Share Vsync模式使能。

0：不使能；

1：使能。

0x0

[3:1]

-

reserved

保留。

0x0

[0]

RW

hdr_mode

使能Data Type区分不同曝光长度的数据。

0：不使能；

1：使能。

0x0

MIPI(N)_DOL_ID_CODE0

MIPI(N)_DOL_ID_CODE0为MIPI(N) DOL模式帧识别0寄存器。

Offset Address: 0x1200＋N×0x1000 Total Reset Value: 0x0242_0241

Bits

Access

Name

Description

Reset

[31:16]

RW

id_code_reg1

mipi dol模式第N帧SEF1帧ID码。

0x0242

[15:0]

RW

id_code_reg0

mipi dol模式第N帧LEF帧ID码。

0x0241

MIPI(N)_DOL_ID_CODE1

MIPI(N)_DOL_ID_CODE1为MIPI(N) DOL模式帧识别1寄存器。

Offset Address: 0x1204＋N×0x1000 Total Reset Value: 0x0251_0244

Bits

Access

Name

Description

Reset

[31:16]

RW

id_code_reg3

mipi dol模式第N+1帧LEF帧ID码。

0x0251

[15:0]

RW

id_code_reg2

mipi dol模式第N帧SEF2帧ID码。

0x0244

MIPI(N)_DOL_ID_CODE2

MIPI(N)_DOL_ID_CODE2为MIPI(N) DOL模式帧识别2寄存器。

Offset Address: 0x1208＋N×0x1000 Total Reset Value: 0x0254_0252

Bits

Access

Name

Description

Reset

[31:16]

RW

id_code_reg5

mipi dol模式第N+1帧SEF2帧ID码。

0x0254

[15:0]

RW

id_code_reg4

mipi dol模式第N+1帧SEF1帧ID码。

0x0252

MIPI(N)_CROP_START_CHN0

MIPI(N)_CROP_START_CHN0为MIPI(N) CHN0 CROP宽高起始点寄存器。

Offset Address: 0x1210＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

mipi_start_y_chn0

chn0裁剪起始点高度。

0x0000

[15:0]

RW

mipi_start_x_chn0

chn0裁剪起始点宽度。

0x0000

MIPI(N)_CROP_START_CHN1

MIPI(N)_CROP_START_CHN1为MIPI(N) CHN1 CROP宽高起始点寄存器。

Offset Address: 0x1214＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

mipi_start_y_chn1

chn1裁剪起始点高度。

0x0000

[15:0]

RW

mipi_start_x_chn1

chn1裁剪起始点宽度。

0x0000

MIPI(N)_IMGSIZE

MIPI(N)_IMGSIZE为MIPI(N)图像宽高寄存器。

Offset Address: 0x1224＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

mipi_imgheight

图像高度，配置值为图像的实际高度减1。

0x0000

[15:0]

RW

mipi_imgwidth

图像宽度，配置值为图像的实际宽度减1。

0x0000

MIPI(N)_CTRL_MODE_PIXEL

MIPI(N)_CTRL_MODE_PIXEL为MIPI(N)输出工作模式使能寄存器。

Offset Address: 0x1230＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:20]

-

reserved

保留。

0x000

[19]

RW

mipi_yuv_420_nolegacy_en

YUV420 NO Legacy使能。

0：不使能；

1：使能。

0x0

[18]

RW

mipi_yuv_422_en

YUV422使能。

0：不使能；

1：使能。

0x0

[17]

RW

mipi_double_yuv_en

mipi模式输出YUV位宽选择。

0：一拍一像素；

其他：保留。

0x0

[16]

RW

mipi_double_pix_en

mipi模式输出像素位宽选择。

0：一拍一像素；

其他：保留。

0x0

[15]

-

reserved

保留。

0x0

[14:13]

RW

stagger_frm_num

stagger hdr mode帧数。

01：两帧 HDR；

其他：保留。

0x0

[12]

RW

stagger_hdr_mode

XXX stagger HDR模式使能。

0：不使能；

1：使能。

0x0

[11]

RW

sync_clear_en

帧结束自清使能。

0：不使能；

1：使能。

0x0

[10:5]

-

reserved

保留。

0x00

[4]

RW

mipi_dol_mode

mipi dol模式使能。

0：不使能；

1：使能。

0x0

[3:1]

-

reserved

保留。

0x0

[0]

RW

crop_en

裁剪使能。

0：不使能；

1：使能。

0x0

MIPI(N)_DUMMY_PIX_REG

MIPI(N)_DUMMY_PIX_REG为MIPI(N) dummy行像素值寄存器。

Offset Address: 0x1240＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:0]

RW

dummy_pix_reg

staggered hdr模式dummy行像素值。

0x0000

MIPI(N)_IMGSIZE0_STATIS

MIPI(N)_IMGSIZE0_STATIS为MIPI(N) VC0传输的图像宽高寄存器。

Offset Address: 0x1250＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

imgheight_statis_vc0

MIPI模式下，virtual channel0传输的上一帧图像高度。

0x0000

[15:0]

RO

imgwidth_statis_vc0

MIPI模式下，virtual channel0传输的上一帧图像宽度。

0x0000

MIPI(N)_IMGSIZE1_STATIS

MIPI(N)_IMGSIZE1_STATIS为MIPI(N) VC1传输的图像宽高寄存器。

Offset Address: 0x1254＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

imgheight_statis_vc1

MIPI模式下，virtual channel1传输的上一帧图像高度。

0x0000

[15:0]

RO

imgwidth_statis_vc1

MIPI模式下，virtual channel1传输的上一帧图像宽度。

0x0000

MIPI(N)_CTRL_INT_RAW

MIPI(N)_CTRL_INT_RAW为MIPI(N)读数据错误原始中断状态寄存器。

Offset Address: 0x12F0＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:18]

-

reserved

保留。

0x0000

[17]

WC

int_dfifo_rderr_raw

MIPI CTRL读数据FIFO原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[16]

WC

int_cfifo_rderr_raw

MIPI CTRL读命令FIFO原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[15:5]

-

reserved

保留。

0x000

[4]

WC

int_vsync_raw

MIPI CTRL vsync原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[3:2]

-

reserved

保留。

0x0

[1]

WC

int_dfifo_wrerr_raw

MIPI CTRL写数据FIFO原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[0]

WC

int_cfifo_wrerr_raw

MIPI CTRL写命令FIFO原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

MIPI(N)_CTRL_INT

MIPI(N)_CTRL_INT为MIPI(N)读数据错误中断状态寄存器。

Offset Address: 0x12F4＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:18]

-

reserved

保留。

0x0000

[17]

RO

int_dfifo_rderr_st

MIPI CTRL读数据FIFO中断状态。

0：无中断；

1：有中断。

0x0

[16]

RO

int_cfifo_rderr_st

MIPI CTRL读命令FIFO中断状态。

0：无中断；

1：有中断。

0x0

[15:5]

-

reserved

保留。

0x000

[4]

RO

int_vsync_st

MIPI CTRL vsync中断状态。

0：无中断；

1：有中断。

0x0

[3:2]

-

reserved

保留。

0x0

[1]

RO

int_dfifo_wrerr_st

MIPI CTRL写数据FIFO中断状态。

0：无中断；

1：有中断。

0x0

[0]

RO

int_cfifo_wrerr_st

MIPI CTRL写命令FIFO中断状态。

0：无中断；

1：有中断。

0x0

MIPI(N)_CTRL_INT_MSK

MIPI(N)_CTRL_INT_MSK为MIPI(N)读数据错误中断屏蔽寄存器。

Offset Address: 0x12F8＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:18]

-

reserved

保留。

0x0000

[17]

RW

int_dfifo_rderr_msk

MIPI CTRL读数据FIFO中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[16]

RW

int_cfifo_rderr_msk

MIPI CTRL读命令FIFO中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[15:5]

-

reserved

保留。

0x000

[4]

RW

int_vsync_msk

MIPI CTRL vsync中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[3:2]

-

reserved

保留。

0x0

[1]

RW

int_dfifo_wrerr_msk

MIPI CTRL写数据FIFO中断使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

int_cfifo_wrerr_msk

MIPI CTRL写命令FIFO中断使能。

0：屏蔽中断；

1：使能中断。

0x0

LVDS(N)_WDR

LVDS(N)_WDR为LVDS(N) WDR控制寄存器。

Offset Address: 0x1300＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:12]

RW

lvds_wdr_id_shift

IMX136 Frame ID标识移位寄存器，标识向右移动多少位使Frame ID为第0位。

0x0

[11:8]

RW

lvds_wdr_mode

LVDS WDR模式选择。

0x0：SOF-EOF标识的WDR，长短曝光都有独立的同步码；

0x2：HiSPI接口的WDR模式，长短曝光共用一对SOF-EOF标识，短曝光的起始几行用0x04填充；

0x4：SONY DOL模式，4个字段的同步码，SAV-EAV标识方式，长短曝光有独立的同步码；

0x5：SONY DOL模式，4个字段的同步码，SAV-EAV标识方式，长短曝光共用一组同步码，长短曝光之间是消隐区；

0x6：SONY DOL模式，5个字段的同步码，第5个字段标识长短帧；

0x8：SONY IMX136模式，帧WDR模式，不要打开WDR_EN；

0x9：SHARP 长短曝光两行交错方式，长帧在前短帧在后；

0xA：SHARP 长短曝光两行交错方式，短帧在前长帧在后；

其他：保留。

0x0

[7:6]

-

reserved

保留。

0x0

[5:4]

RW

lvds_wdr_num

WDR模式配置信号。

00：保留；

01：2帧WDR；

其他：保留。

0x0

[3:1]

-

reserved

保留。

0x0

[0]

RW

lvds_wdr_en

WDR使能信号。

0：Linear模式；

1：WDR模式。

0x0

LVDS(N)_DOLSCD_HBLK

LVDS(N)_DOLSCD_HBLK为LVDS(N) SCD控制寄存器。

Offset Address: 0x1304＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

dol_hblank2

DOL 模式时HBLANK2的值。

0x0000

[15:0]

RW

dol_hblank1

DOL 模式时HBLANK1的值。

0x0000

LVDS(N)_CTRL

LVDS(N)_CTRL为LVDS(N)控制寄存器。

Offset Address: 0x1308＋N×0x1000 Total Reset Value: 0x0000_0330

Bits

Access

Name

Description

Reset

[31:19]

-

reserved

保留。

0x0000

[18:16]

RW

lvds_split_mode

LVDS/HiSPI Sync Code传输类型。

000：Per Lane模式；

其他：保留。

0x0

[15:13]

-

reserved

保留。

0x0

[12]

RW

lvds_crop_en

LVDS/HiSPI图像裁剪使能。

0：不使能；

1：使能。

0x0

[11:10]

-

reserved

保留。

0x0

[9]

RW

lvds_code_big_endian

LVDS/HiSPI模式下，传输的RAW data同步码(sync_code)的串行比特位传输顺序。

0：LSB，低比特先传，实际收到的同步码(sync_code)串行数据顺序为bit0，bit1，…bit11；

1：MSB，高比特先传，实际收到的同步码(sync_code)串行数据顺序为bit11，bit10，…bit0。

0x1

[8]

RW

lvds_pix_big_endian

LVDS/HiSPI模式下，传输的RAW data有效像素pixel的串行比特位的传输顺序。

0：LSB，低比特先传，实际收到的有效像素pixel串行数据顺序为bit0，bit1，…bit11；

1：MSB，高比特先传，实际收到有效像素pixel串行数据顺序为bit11，bit10，…bit0。

0x1

[7]

-

reserved

保留。

0x0

[6:4]

RW

lvds_raw_type

LVDS/HiSPI模式下，传输的RAW data type。

001：Raw 8bit；

010：Raw 10bit；

011：Raw 12bit；

100：Raw 14bit；

其他：保留。

0x3

[3:1]

-

reserved

保留。

0x0

[0]

RW

lvds_sync_mode

LVDS模式下，帧/行同步模式。

0：同步方式为SOF/EOF/SOL/EOL模式；SOF标识有效区的第一行起始，用EOF标识有效区最后一行的结束，其他有效区分别用SOL和EOL作为起始和结束；

1：同步方式为SAV/EAV模式；用SAV(Invalid)和EAV(Invalid)标识消隐区的无效数据，使用SAV(Valid)和EAV(Valid)标识有效区像素数据。

0x0

LVDS(N)_IMGSIZE

LVDS(N)_IMGSIZE为LVDS(N)图像宽高寄存器。

Offset Address: 0x130C＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lvds_imgheight

图像高度减1。

0x0000

[15:0]

RW

lvds_imgwidth_lane

每个通道传输的图像宽度减1。

0x0000

LVDS(N)_CROP_START0

LVDS(N)_CROP_START0为LVDS(N)第一帧裁剪寄存器。

Offset Address: 0x1310＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lvds_start_y0

第一帧裁剪起始点高度。

0x0000

[15:0]

RW

lvds_start_x0_lane

第一帧裁剪起始点宽度。配置值为需要裁剪的起始像素点除以通道数。

0x0000

LVDS(N)_CROP_START1

LVDS(N)_CROP_START1为LVDS(N)第二帧裁剪寄存器。

Offset Address: 0x1314＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lvds_start_y1

第二帧裁剪起始点高度。

0x0000

[15:0]

RW

lvds_start_x1_lane

第二帧裁剪起始点宽度。配置值为需要裁剪的起始像素点除以通道数。

0x0000

LVDS(N)_LANE(M)_SOF_01

LVDS(N)_LANE(M)_SOF_01为LVDS/HiSPI模式下，lane(M)帧起始同步码配置寄存器。

Offset Address: 0x1320＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_sof_1

LVDS、HiSPI模式下帧1的帧起始同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_sof_0

LVDS、HiSPI模式下帧0的帧起始同步码；

WDR模式下为第0帧SOF，linear模式下为SOF。

0x0000

LVDS(N)_LANE(M)_EOF_01

LVDS(N)_LANE(M)_EOF_01为LVDS/HiSPI模式下，lane(M)帧结束同步码配置寄存器。

Offset Address: 0x1328＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_eof_1

LVDS、HiSPI模式下帧1的帧结束同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_eof_0

LVDS、HiSPI模式下帧0的帧结束同步码；

WDR模式下为第0帧EOF，linear模式下为EOF。

0x0000

LVDS(N)_LANE(M)_SOL_01

LVDS(N)_LANE(M)_SOL_01为LVDS/HiSPI模式下，lane(M)行起始同步码配置寄存器。

Offset Address: 0x1330＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_sol_1

LVDS、HiSPI模式下帧1的行起始同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_sol_0

LVDS、HiSPI模式下帧0的行起始同步码；

WDR模式下为第0帧SOL，linear模式下为SOL。

0x0000

LVDS(N)_LANE(M)_EOL_01

LVDS(N)_LANE(M)_EOL_01为LVDS/HiSPI模式下，lane(M)行结束同步码配置寄存器。

Offset Address: 0x1338＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_eol_1

LVDS、HiSPI模式下帧1的行结束同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_eol_0

LVDS、HiSPI模式下帧0的行结束同步码；

WDR模式下为第0帧EOL，linear模式下为EOL。

0x0000

LVDS(N)_LANE(M)_NXT_SOF_01

LVDS(N)_LANE(M)_NXT_SOF_01为LVDS/HiSPI模式下，第N+1帧lane(M)帧起始同步码配置寄存器。

Offset Address: 0x1520＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_nxt_sof_1

LVDS、HiSPI模式下帧1的帧起始同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_nxt_sof_0

LVDS、HiSPI模式下帧0的帧起始同步码；

WDR模式下为第0帧SOF，linear模式下为SOF。

0x0000

LVDS(N)_LANE(M)_NXT_EOF_01

LVDS(N)_LANE(M)_NXT_EOF_01为LVDS/HiSPI模式下，第N+1帧lane(M)帧结束同步码配置寄存器。

Offset Address: 0x1528＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_nxt_eof_1

LVDS、HiSPI模式下帧1的帧结束同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_nxt_eof_0

LVDS、HiSPI模式下帧0的帧结束同步码；

WDR模式下为第0帧EOF，linear模式下为EOF。

0x0000

LVDS(N)_LANE(M)_NXT_SOL_01

LVDS(N)_LANE(M)_NXT_SOL_01为LVDS/HiSPI模式下，第N+1帧lane(M)行起始同步码配置寄存器。

Offset Address: 0x1530＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_nxt_sol_1

LVDS、HiSPI模式下帧1的行起始同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_nxt_sol_0

LVDS、HiSPI模式下帧0的行起始同步码；

WDR模式下为第0帧SOL，linear模式下为SOL。

0x0000

LVDS(N)_LANE(M)_NXT_EOL_01

LVDS(N)_LANE(M)_NXT_EOL_01为LVDS/HiSPI模式下，第N+1帧lane(M)行结束同步码配置寄存器。

Offset Address: 0x1538＋M×0x20＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RW

lane(m)_nxt_eol_1

LVDS、HiSPI模式下帧1的行结束同步码；

仅在WDR模式下可配置，linear模式下配置无效。

0x0000

[15:0]

RW

lane(m)_nxt_eol_0

LVDS、HiSPI模式下帧0的行结束同步码；

WDR模式下为第0帧EOL，linear模式下为EOL。

0x0000

LVDS(N)_LI_WORD0

LVDS(N)_LI_WORD0为LVDS DOL模式第0帧LI寄存器。

Offset Address: 0x1720＋N×0x1000 Total Reset Value: 0x0211_0201

Bits

Access

Name

Description

Reset

[31:16]

RW

li_word0_1

DOL模式LEF的Line Information 的值(N+1 Frame)。

0x0211

[15:0]

RW

li_word0_0

DOL模式LEF的Line Information 的值(N Frame)。

0x0201

LVDS(N)_LI_WORD1

LVDS(N)_LI_WORD1为LVDS DOL模式第1帧LI寄存器。

Offset Address: 0x1724＋N×0x1000 Total Reset Value: 0x0212_0202

Bits

Access

Name

Description

Reset

[31:16]

RW

li_word1_1

DOL模式SEF1的Line Information 的值(N+1 Frame)。

0x0212

[15:0]

RW

li_word1_0

DOL模式SEF1的Line Information 的值(N Frame)。

0x0202

LVDS(N)_IMGSIZE0_STATIS

LVDS(N)_IMGSIZE0_STATIS为LVDS LEF图像宽高统计寄存器。

Offset Address: 0x1780＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

lvds_imgheight0

LVDS/HiSPI模式下，virtual channel0传输的图像高度。

0x0000

[15:0]

RO

lvds_imgwidth0

LVDS/HiSPI模式下，virtual channel0传输的图像宽度。

0x0000

LVDS(N)_IMGSIZE1_STATIS

LVDS(N)_IMGSIZE1_STATIS为LVDS SEF1图像宽高统计寄存器。

Offset Address: 0x1784＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:16]

RO

lvds_imgheight1

LVDS/HiSPI模式下，virtual channel1传输的图像高度。

0x0000

[15:0]

RO

lvds_imgwidth1

LVDS/HiSPI模式下，virtual channel1传输的图像宽度。

0x0000

LVDS(N)_OUTPUT_PIX_NUM

LVDS(N)_OUTPUT_PIX_NUM为LVDS输出像素位宽选择寄存器。

Offset Address: 0x17A0＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:1]

-

reserved

保留。

0x00000000

[0]

RW

lvds_double_pix_en

lvds模式输出像素位宽选择。

0：一拍一像素；

其他：保留。

0x0

LVDS(N)_CTRL_INT_RAW

LVDS(N)_CTRL_INT_RAW为LVDS读数据原始中断状态寄存器。

Offset Address: 0x17F0＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:29]

-

reserved

保留。

0x0

[28]

WC

lvds_vsync_raw

lvds vsync原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[27:25]

-

reserved

保留。

0x0

[24]

WC

lvds_state_err_raw

lvds各lane同步错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[23:22]

-

reserved

保留。

0x0

[21]

WC

link1_rd_err_raw

link1读FIFO错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[20]

WC

link0_rd_err_raw

link0读FIFO错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[19:18]

-

reserved

保留。

0x0

[17]

WC

link1_wr_err_raw

link1写FIFO错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[16]

WC

link0_wr_err_raw

link0写FIFO错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[15:4]

-

reserved

保留。

0x000

[3]

WC

lane3_sync_err_raw

Lane3同步错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[2]

WC

lane2_sync_err_raw

Lane2同步错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[1]

WC

lane1_sync_err_raw

Lane1同步错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[0]

WC

lane0_sync_err_raw

Lane0同步错误原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

LVDS(N)_CTRL_INT

LVDS(N)_CTRL_INT为LVDS读数据中断状态寄存器。

Offset Address: 0x17F4＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:29]

-

reserved

保留。

0x0

[28]

RO

lvds_vsync_st

lvds vsync中断状态。

0：无中断；

1：有中断。

0x0

[27:25]

-

reserved

保留。

0x0

[24]

RO

lvds_state_err_st

lvds各lane同步错误中断状态。

0：无中断；

1：有中断。

0x0

[23:22]

-

reserved

保留。

0x0

[21]

RO

link1_rd_err_st

link1读FIFO错误中断状态。

0：无中断；

1：有中断。

0x0

[20]

RO

link0_rd_err_st

link0读FIFO错误中断状态。

0：无中断；

1：有中断。

0x0

[19:18]

-

reserved

保留。

0x0

[17]

RO

link1_wr_err_st

link1写FIFO错误中断状态。

0：无中断；

1：有中断。

0x0

[16]

RO

link0_wr_err_st

link0写FIFO错误中断状态。

0：无中断；

1：有中断。

0x0

[15:4]

-

reserved

保留。

0x000

[3]

RO

lane3_sync_err_st

Lane3同步错误中断状态。

0：无中断；

1：有中断。

0x0

[2]

RO

lane2_sync_err_st

Lane2同步错误中断状态。

0：无中断；

1：有中断。

0x0

[1]

RO

lane1_sync_err_st

Lane1同步错误中断状态。

0：无中断；

1：有中断。

0x0

[0]

RO

lane0_sync_err_st

Lane0同步错误中断状态。

0：无中断；

1：有中断。

0x0

LVDS(N)_CTRL_INT_MSK

LVDS(N)_CTRL_INT_MSK为LVDS读数据中断屏蔽寄存器。

Offset Address: 0x17F8＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:29]

-

reserved

保留。

0x0

[28]

RW

lvds_vsync_msk

lvds vsync中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[27:25]

-

reserved

保留。

0x0

[24]

RW

lvds_state_err_msk

lvds各lane同步错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[23:22]

-

reserved

保留。

0x0

[21]

RW

link1_rd_err_msk

link1读FIFO错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[20]

RW

link0_rd_err_msk

link0读FIFO错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[19:18]

-

reserved

保留。

0x0

[17]

RW

link1_wr_err_msk

link1写FIFO错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[16]

RW

link0_wr_err_msk

link0写FIFO错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[15:4]

-

reserved

保留。

0x0

[3]

RW

lane3_sync_err_msk

Lane3同步错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[2]

RW

lane2_sync_err_msk

Lane2同步错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[1]

RW

lane1_sync_err_msk

Lane1同步错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

lane0_sync_err_msk

Lane0同步错误中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

LANE_ID0_CHN(N)

LANE_ID0_CHN(N)为LANE优先级配置寄存器0。

Offset Address: 0x1800＋N×0x1000 Total Reset Value: 0x0000_3210

Bits

Access

Name

Description

Reset

[31:16]

-

reserved

保留。

0x0000

[15:12]

RW

lane3_id

指示Lane3的通道号，取值范围：[0, 3]

取值表示为连接到Lane3的图像传感器的实际通道号。

0x3

[11:8]

RW

lane2_id

指示Lane2的通道号，取值范围：[0, 3]

取值表示为连接到Lane2的图像传感器的实际通道号。

0x2

[7:4]

RW

lane1_id

指示Lane1的通道号，取值范围：[0, 3]

取值表示为连接到Lane1的图像传感器的实际通道号。

0x1

[3:0]

RW

lane0_id

指示Lane0的通道号，取值范围：[0, 3]

取值表示为连接到Lane0的图像传感器的实际通道号。

0x0

ALIGN(N)_INT_RAW

ALIGN(N)_INT_RAW为MIPI_ALIGN原始中断状态寄存器。

Offset Address: 0x18F0＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:5]

-

reserved

保留。

0x0000000

[4]

WC

err_lane3_raw

ALIGN lane3原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[3]

WC

err_lane2_raw

ALIGN lane2原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[2]

WC

err_lane1_raw

ALIGN lane1原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[1]

WC

err_lane0_raw

ALIGN lane0原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[0]

WC

err_full_raw

ALIGN FIFO 原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

ALIGN(N)_INT

ALIGN(N)_INT为MIPI_ALIGN中断状态寄存器。

Offset Address: 0x18F4＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:5]

-

reserved

保留。

0x0000000

[4]

RO

err_lane3_st

ALIGN lane3中断状态。

0：无中断；

1：有中断。

0x0

[3]

RO

err_lane2_st

ALIGN lane2中断状态。

0：无中断；

1：有中断。

0x0

[2]

RO

err_lane1_st

ALIGN lane1中断状态。

0：无中断；

1：有中断。

0x0

[1]

RO

err_lane0_st

ALIGN lane0中断状态。

0：无中断；

1：有中断。

0x0

[0]

RO

err_full_st

ALIGN FIFO 中断状态。

0：无中断；

1：有中断。

0x0

ALIGN(N)_INT_MSK

ALIGN(N)_INT_MSK为MIPI_ALIGN中断屏蔽寄存器。

Offset Address: 0x18F8＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:5]

-

reserved

保留。

0x0000000

[4]

RW

err_lane3_mask

ALIGN lane3中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[3]

RW

err_lane2_mask

ALIGN lane2中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[2]

RW

err_lane1_mask

ALIGN lane1中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[1]

RW

err_lane0_mask

ALIGN lane0中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

err_full_mask

ALIGN FIFO 中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

CHN(N)_INT_RAW

CHN(N)_INT_RAW为通道(N)原始中断状态寄存器。

Offset Address: 0x1FF0＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:4]

-

reserved

保留。

0x0000000

[3]

WC

int_data_align_raw

DATA_ALIGN原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[2]

WC

int_mipi_ctrl_raw

MIPI_CTRL原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[1]

WC

int_mipi_csi_raw

MIPI_CSI原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

[0]

WC

int_lvds_ctrl_raw

LVDS_CTRL原始中断状态。

0：无原始中断；

1：有原始中断。

0x0

CHN(N)_INT

CHN(N)_INT为通道(N)中断状态寄存器。

Offset Address: 0x1FF4＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:4]

-

reserved

保留。

0x0000000

[3]

RO

int_data_align_st

DATA_ALIGN中断状态。

0：无中断；

1：有中断。

0x0

[2]

RO

int_mipi_ctrl_st

MIPI_CTRL中断状态。

0：无中断；

1：有中断。

0x0

[1]

RO

int_mipi_csi_st

MIPI_CSI中断状态。

0：无中断；

1：有中断。

0x0

[0]

RO

int_lvds_ctrl_st

LVDS_CTRL中断状态。

0：无中断；

1：有中断。

0x0

CHN(N)_INT_MASK

CHN(N)_INT_MASK为通道(N)中断屏蔽寄存器。

Offset Address: 0x1FF8＋N×0x1000 Total Reset Value: 0x0000_0000

Bits

Access

Name

Description

Reset

[31:4]

-

reserved

保留。

0x0000000

[3]

RW

int_data_align_mask

DATA_ALIGN中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[2]

RW

int_mipi_ctrl_mask

MIPI_CTRL中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[1]

RW

int_mipi_csi_mask

MIPI_CSI中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0

[0]

RW

int_lvds_ctrl_mask

LVDS_CTRL中断状态使能。

0：屏蔽中断；

1：使能中断。

0x0